武漢大學組成原理實驗ppt課件

1、計算機組成原理實驗計算機組成原理實驗( (軟件入門軟件入門) )武漢大學計算機學院武漢大學計算機學院 許先斌，何水兵許先斌，何水兵2019.32019.3總體實驗目的總體實驗目的n1. 融會貫穿本實驗課程所教授的知識，經(jīng)融會貫穿本實驗課程所教授的知識，經(jīng)過知識的綜合運用，加深對過知識的綜合運用，加深對CPU系統(tǒng)各模系統(tǒng)各模塊的任務原理及相互聯(lián)絡的認識。塊的任務原理及相互聯(lián)絡的認識。n學習設計和調(diào)試學習設計和調(diào)試CPU的根本步驟和方法，的根本步驟和方法，根本熟習現(xiàn)代根本熟習現(xiàn)代EDA技術設計電子系統(tǒng)的流技術設計電子系統(tǒng)的流程和方法。程和方法。 n培育科學研討的獨立任務才干，獲得培育科學研討的獨立

2、任務才干，獲得CPU設計與組裝調(diào)試的實際和閱歷。設計與組裝調(diào)試的實際和閱歷。設計與調(diào)試義務設計與調(diào)試義務n按給定的數(shù)據(jù)格式和指令系統(tǒng)，在所提供按給定的數(shù)據(jù)格式和指令系統(tǒng)，在所提供的期間范圍內(nèi)，設計一臺微程序控制的模的期間范圍內(nèi)，設計一臺微程序控制的模型計算機。型計算機。n根據(jù)設計圖紙，在根據(jù)設計圖紙，在Quatus II 平臺上進展仿平臺上進展仿真，并下載到真，并下載到EL教學實驗箱上進展調(diào)試勝教學實驗箱上進展調(diào)試勝利。利。n在調(diào)試勝利的根底上，整理出設計圖紙和在調(diào)試勝利的根底上，整理出設計圖紙和其他文件。其他文件。參考書籍參考書籍n現(xiàn)代計算機組成原理，潘松、潘明?，F(xiàn)代計算機組成原理，潘松、潘

3、明。n開放式實驗開放式實驗CPUCPU設計，湯志忠、楊春武。設計，湯志忠、楊春武。n計算機組成原理與構(gòu)造，王愛英。計算機組成原理與構(gòu)造，王愛英。nEDAEDA技術適用教程，潘松、黃繼業(yè)技術適用教程，潘松、黃繼業(yè) 。n基于基于quartus IIquartus II的計算機中心設計的計算機中心設計 ，姜詠江，姜詠江n計算機組成原理實驗，趙志英計算機組成原理實驗，趙志英 。5實驗報告要求n引言n設計報告ALU,控制器,存放器, CPU指令設計等n測試報告n總結(jié)內(nèi)容,領會和建議)n參考文獻6實驗安排nquartus環(huán)境熟習n運算器組成實驗n存儲器實驗n微控制器實驗n總線控制實驗n根本模型機設計與實現(xiàn)

4、7實驗平臺8實驗平臺 KX_7c5tp9實驗板資源 CycloneII EP2C5T144 FPGA(4608個邏輯宏單元、兩個鎖相個邏輯宏單元、兩個鎖相環(huán)，約環(huán)，約20萬萬 門、約門、約12萬萬 RAM bit)。 含全兼容工業(yè)級含全兼容工業(yè)級8051核核,其主頻最高可達其主頻最高可達250MHz，是普通，是普通8051單片機單片機 速度的速度的20倍！因此可以完成語音級的倍！因此可以完成語音級的DSP處置，還可進展處置，還可進展SOC系統(tǒng)設計。系統(tǒng)設計。 DDS函數(shù)信號發(fā)生器函數(shù)信號發(fā)生器IP核核 作開發(fā)工具或測試。作開發(fā)工具或測試。 EPM3032 CPLD、1M EPCS1 Flash

5、、蜂鳴器、蜂鳴器、20MHz晶振、晶振、8鍵、鍵、8 LED、 1數(shù)碼管，數(shù)碼管，1602 LCD液晶顯示器。液晶顯示器。 JTAG、VGA、RS232接口、接口、PS2口、口、USB電源口；電源口； 混合電壓源、混合電壓源、4X4鍵盤、鍵盤、USB線、豐富的光盤資料等。線、豐富的光盤資料等。 FPGA編程器、字符型液晶驅(qū)動口可直接接多種類型字符編程器、字符型液晶驅(qū)動口可直接接多種類型字符型液晶、型液晶、 點陣型液晶驅(qū)動口可直接接數(shù)字彩色或黑白點陣型液晶。點陣型液晶驅(qū)動口可直接接數(shù)字彩色或黑白點陣型液晶。10本課程要學習的EDA工具軟件 Quartus 美國Altera公司自行設計的第四代PL

6、D開發(fā)軟件可以完成PLD的設計輸入、邏輯綜合、規(guī)劃與布線、仿真、時序分析、器件編程的全過程同時還支持SOPC可編程片上系統(tǒng)設計開發(fā)QuartusQuartus簡介簡介 Quartus Quartus提供了方便的設計輸入方式、快速的提供了方便的設計輸入方式、快速的編譯和直接易懂的器件編程?？梢灾С诌壿嬮T數(shù)在百編譯和直接易懂的器件編程?？梢灾С诌壿嬮T數(shù)在百萬門以上的邏輯器件的開發(fā)，并且為第三方工具提供萬門以上的邏輯器件的開發(fā)，并且為第三方工具提供了無縫接口。了無縫接口。QuartusQuartus支持的器件有：支持的器件有：Stratix Stratix 、Stratix GXStratix GX

7、、StratixStratix、MercuryMercury、MAX3000AMAX3000A、MAX MAX 7000B7000B、MAX 7000SMAX 7000S、MAX 7000AEMAX 7000AE、MAX MAX 、FLEX6000FLEX6000、FLEX10KFLEX10K、FLEX10KAFLEX10KA、FLEX10KEFLEX10KE、CycloneCyclone、Cyclone Cyclone 、APEX APEX 、APEX20KCAPEX20KC、APEX20KEAPEX20KE和和ACEX1KACEX1K系列。系列。QuartusQuartus軟件包的編程器是

8、系統(tǒng)的中心，提供功能強軟件包的編程器是系統(tǒng)的中心，提供功能強大的設計處置，設計者可以添加特定的約束條件來提大的設計處置，設計者可以添加特定的約束條件來提高芯片的利用率。高芯片的利用率。 設計流程設計流程設計預備設計預備設計輸入設計輸入設計處置設計處置器件編程器件編程功能仿真功能仿真時序仿真時序仿真器件測試器件測試Quartus IIQuartus II軟件的設計過程主要包括：軟件的設計過程主要包括：建立工程建立工程輸入設計電路可采用不同方式輸入設計電路可采用不同方式設計編譯設計編譯設計仿真設計仿真設計下載設計下載 QuartusQuartus設計流程引見設計流程引見QuartusQuartus

9、設計流程設計流程 啟動啟動Quartus 5.0Quartus 5.0雙擊桌面上的雙擊桌面上的Quartus5.0Quartus5.0圖標或單擊開場按扭，在程序圖標或單擊開場按扭，在程序菜單中選擇菜單中選擇Quartus5.0 Quartus5.0 ，可以啟動，可以啟動Quartus5.0Quartus5.0。其初。其初始界面如下圖。始界面如下圖。 1 1建立工程建立工程 利用利用Quartus IIQuartus II提供的新建工程指南可以協(xié)助我們很容易的建立一提供的新建工程指南可以協(xié)助我們很容易的建立一個工程：個工程：在主菜單上選擇在主菜單上選擇FileNew Project Wizard

10、 FileNew Project Wizard 將彈出如以下圖所示將彈出如以下圖所示對話框。對話框。 QuartusQuartus設計流程設計流程 在上圖中的第一個空白處需添入新建工程任務在上圖中的第一個空白處需添入新建工程任務目錄的途徑，為便于管理，目錄的途徑，為便于管理，Quartus IIQuartus II軟件要軟件要求每一個工程工程及其相關文件都一致存儲在求每一個工程工程及其相關文件都一致存儲在單獨的文件夾中。第二個空白處需添入新建的單獨的文件夾中。第二個空白處需添入新建的工程稱號。第三個空白處需添入的是工程的頂工程稱號。第三個空白處需添入的是工程的頂層設計實體稱號，要求頂層設計實體

11、稱號和新層設計實體稱號，要求頂層設計實體稱號和新建的工程稱號堅持一致。建的工程稱號堅持一致。如上圖所示添好后，按如上圖所示添好后，按NextNext按鈕，將會彈出參按鈕，將會彈出參與文件對話框，如以下圖所示。與文件對話框，如以下圖所示。 QuartusQuartus設計流程設計流程 新建新建工程工程任務任務目錄目錄的途的途徑徑 新建新建的工的工程稱程稱號號工程工程的頂?shù)捻攲釉O層設計實計實體稱體稱號號 參與文件對話框：參與文件對話框： 可以在可以在FileFile空白處選擇添入其他已存在的設計文件參與空白處選擇添入其他已存在的設計文件參與到這個工程中，也可以運用到這個工程中，也可以運用User

12、Library PathnamesUser Library Pathnames按按鈕把用戶自定義的庫函數(shù)參與到工程中運用。完成后按鈕把用戶自定義的庫函數(shù)參與到工程中運用。完成后按NextNext按鈕進入下一步。按鈕進入下一步。下面彈出的是選擇可編程邏輯器件對話框，如以下圖所下面彈出的是選擇可編程邏輯器件對話框，如以下圖所示。選示。選YesYes，手動選擇需求的器件，選，手動選擇需求的器件，選NoNo，那么由編譯，那么由編譯器自動選擇。器自動選擇。QuartusQuartus設計流程設計流程 在下一步彈出的對話框中經(jīng)過選擇器件的封裝方式，引腳在下一步彈出的對話框中經(jīng)過選擇器件的封裝方式，引腳數(shù)目

13、，以及速度級別來約束可選器件的范圍。如下圖。數(shù)目，以及速度級別來約束可選器件的范圍。如下圖。器件設置對話框器件設置對話框 QuartusQuartus設計流程設計流程 EP1K30TC144-3最后是由新建工程指南建立的工程文件摘要，顯示了上面的最后是由新建工程指南建立的工程文件摘要，顯示了上面的全部設置選項。至此，新工程建立終了，在全部設置選項。至此，新工程建立終了，在QuartusIIQuartusII設計軟設計軟件界面的頂部標題欄將顯示工程稱號和存儲途徑。如以下圖所件界面的頂部標題欄將顯示工程稱號和存儲途徑。如以下圖所示。示。QuartusQuartus設計流程設計流程 2 2輸入設計電

14、路輸入設計電路單擊標題欄中的單擊標題欄中的FileNewFileNew對話框，如下圖。對話框，如下圖。 單擊單擊NewNew對話框的對話框的Device Device Design FilesDesign Files選項卡，選項卡，Block diagram/schematic Block diagram/schematic filefile，選好后單擊【，選好后單擊【OKOK】按鈕，翻開原理圖編輯器按鈕，翻開原理圖編輯器窗口。窗口。QuartusQuartus設計流程設計流程 設計輸入設計輸入 將所設計的電路的邏輯功能按照開發(fā)系統(tǒng)要求的方將所設計的電路的邏輯功能按照開發(fā)系統(tǒng)要求的方式表達出來

15、的過程稱為設計輸入。式表達出來的過程稱為設計輸入。 設計輸入有如下三種方式：設計輸入有如下三種方式： 1原理圖輸入方式原理圖輸入方式 適用于對系統(tǒng)及各部分電路很熟習的場所。適用于對系統(tǒng)及各部分電路很熟習的場所。 2硬件描畫言語輸入方式硬件描畫言語輸入方式 硬件描畫言語是用文本方式描畫設計，硬件描畫言硬件描畫言語是用文本方式描畫設計，硬件描畫言語有語有ABEL、AHDL、VHDL、Verilog等，其中等，其中VHDL和和Verilog已成為已成為IEEE規(guī)范。規(guī)范。 3波形輸入方式波形輸入方式QuartusQuartus設計流程設計流程 在編輯窗中的任何一個位置上單擊鼠標右鍵，在彈出的快捷菜在

16、編輯窗中的任何一個位置上單擊鼠標右鍵，在彈出的快捷菜單中選擇其中的輸入元件項單中選擇其中的輸入元件項Insert-SymbolInsert-Symbol，于是將彈出如以，于是將彈出如以下圖所示的輸入元件的對話框下圖所示的輸入元件的對話框 QuartusQuartus設計流程設計流程選擇菜單選擇菜單File-Save AsFile-Save As命令，將已設計好的原理圖文件命令，將已設計好的原理圖文件取名并存盤在已為此工程建立的文件夾內(nèi)。取名并存盤在已為此工程建立的文件夾內(nèi)。QuartusQuartus設計流程設計流程 設計半加器設計半加器Quartus設計流程設計流程 n將設計工程設置成可調(diào)用

17、的元件將設計工程設置成可調(diào)用的元件Quartus設計流程 設計全加器頂層文件設計全加器頂層文件3 3設計編譯設計編譯編譯設置：利用編譯設置：利用Quartus IIQuartus II提供的編譯設置指南可以協(xié)助我提供的編譯設置指南可以協(xié)助我們很容易的進展一個工程的編譯設置。在主菜單中選擇們很容易的進展一個工程的編譯設置。在主菜單中選擇Assignments/Compiler Settings WizardAssignments/Compiler Settings Wizard選項，將彈出一個對選項，將彈出一個對話框，要求輸入指定的編譯實體模塊和設定名字。話框，要求輸入指定的編譯實體模塊和設定名

18、字。編譯設置好后，在主菜單中選擇編譯設置好后，在主菜單中選擇Processing/Start Processing/Start Compilation Compilation 對所設置的工程進展編譯。對所設置的工程進展編譯。閱讀編譯報告：編譯后自動生成的編譯報告如下圖，它包含閱讀編譯報告：編譯后自動生成的編譯報告如下圖，它包含了怎樣將一個設計放到一個器件中的一切信息。有器件運用統(tǒng)了怎樣將一個設計放到一個器件中的一切信息。有器件運用統(tǒng)計，編譯設置情況，底層顯示，器件資源利用率，形狀機的實計，編譯設置情況，底層顯示，器件資源利用率，形狀機的實現(xiàn)，方程式，延時分析結(jié)果，現(xiàn)，方程式，延時分析結(jié)果，CP

19、UCPU運用資源。運用資源。QuartusQuartus設計流程設計流程 QuartusQuartus設計流程設計流程 QuartusQuartus設計流程設計流程 編譯報告編譯報告:4 4設計仿真設計仿真 QuartusII QuartusII支持多種仿真輸入方法，它支持波形方式輸支持多種仿真輸入方法，它支持波形方式輸入，如：向量波形文件入，如：向量波形文件.vwf.vwf、向量文件、向量文件.vec.vec、列表文件列表文件.tbl.tbl，也支持，也支持TestbenchTestbench如：如：Tcl/TKTcl/TK腳本腳本文件，同時也支持第三方的仿真工具的文件，同時也支持第三方的仿

20、真工具的Verilog/VHDL Verilog/VHDL TestbenchTestbench。QuartusIIQuartusII仿真設置仿真設置: :利用利用Quartus IIQuartus II提供的仿真設置提供的仿真設置指南可以協(xié)助我們快速進展一個工程的仿真設置。在指南可以協(xié)助我們快速進展一個工程的仿真設置。在主菜單中選擇主菜單中選擇Assignments/Simulator Settings Assignments/Simulator Settings WizardWizard選項，在彈出的對話框中，輸入指定的仿真實選項，在彈出的對話框中，輸入指定的仿真實體模塊和設定名字。體模塊

21、和設定名字。QuartusQuartus設計流程設計流程 建立仿真波形文件建立仿真波形文件: :在在主菜單中選擇主菜單中選擇File/NewFile/New選選項，在彈出的項，在彈出的NewNew對話框?qū)υ捒蛑羞x擇中選擇Other FilesOther Files選項選項中的中的Vector Waveform Vector Waveform FileFile。 設置仿真參數(shù)設置仿真參數(shù): :設置仿設置仿真時間區(qū)域。對于時序仿真時間區(qū)域。對于時序仿真來說，將仿真時間軸設真來說，將仿真時間軸設置在一個合理的時間區(qū)域置在一個合理的時間區(qū)域上非常重要。通常設置的上非常重要。通常設置的時間范圍在數(shù)十微秒

22、間：時間范圍在數(shù)十微秒間： QuartusQuartus設計流程設計流程 將工程端口信號節(jié)點選入波形編輯器中。將工程端口信號節(jié)點選入波形編輯器中。QuartusQuartus設計流程設計流程 編輯輸入波形編輯輸入波形( (輸入鼓勵信號輸入鼓勵信號) )。QuartusQuartus設計流程設計流程 存盤，并啟動仿真存盤，并啟動仿真QuartusQuartus設計流程設計流程 察看仿真波形察看仿真波形QuartusQuartus設計流程設計流程 5 5、設計下載、設計下載: :翻開編程窗和配置文件。首先將實驗系統(tǒng)和并口通訊線銜翻開編程窗和配置文件。首先將實驗系統(tǒng)和并口通訊線銜接好，翻開電源。在菜

23、單接好，翻開電源。在菜單ToolTool中選擇中選擇ProgrammerProgrammer，于是彈出，于是彈出如下圖的編程窗。在如下圖的編程窗。在ModeMode欄中有欄中有4 4種編程方式可以選擇：種編程方式可以選擇：JTAGJTAG， Passive Serial Passive Serial， Active Serial Active Serial和和In-SocketIn-Socket。為。為了直接對了直接對FPGAFPGA進展配置，在編程窗的編程方式進展配置，在編程窗的編程方式ModeMode中選中選JTAG(JTAG(默許默許) )，并選中打勾下載文件右側(cè)的第一小方框。留意，并選

24、中打勾下載文件右側(cè)的第一小方框。留意要仔細核對下載文件途徑與文件名。假設此文件沒有出現(xiàn)或要仔細核對下載文件途徑與文件名。假設此文件沒有出現(xiàn)或有錯，單擊左側(cè)有錯，單擊左側(cè)“Add File“Add File按鈕，手動選擇配置文件按鈕，手動選擇配置文件f_adder.soff_adder.sof。 QuartusQuartus設計流程設計流程 設置引腳：為了能對此全加器進展硬件測試，應將其輸入設置引腳：為了能對此全加器進展硬件測試，應將其輸入輸出信號鎖定在芯片確定的引腳上，編譯后下載。輸出信號鎖定在芯片確定的引腳上，編譯后下載。 選擇選擇ToolsTools菜單中的菜單中的AssignmentsA

25、ssignments項，即進入如下圖的項，即進入如下圖的Assignment EditorAssignment Editor編輯器窗。在編輯器窗。在CategoryCategory欄中選擇欄中選擇PinPin，或直接單擊右上側(cè)的或直接單擊右上側(cè)的PinPin按鈕。按鈕。 QuartusQuartus設計流程設計流程 雙擊雙擊ToTo欄的欄的，在出現(xiàn)的如下圖的下拉欄中分別，在出現(xiàn)的如下圖的下拉欄中分別選擇本工程要鎖定的端口信號名；然后雙擊對應的選擇本工程要鎖定的端口信號名；然后雙擊對應的LocationLocation欄的欄的，在出現(xiàn)的下拉欄中選擇對應端口，在出現(xiàn)的下拉欄中選擇對應端口信號名的器

26、件引腳號，如對應信號名的器件引腳號，如對應ain,ain,選擇選擇8 8腳。腳。 QuartusQuartus設計流程設計流程 5 5、設計下載、設計下載: :設置編程器。假設是初次安裝的設置編程器。假設是初次安裝的Quartus,Quartus,在編程前必需在編程前必需進展編程器選擇操作。這里預備選擇進展編程器選擇操作。這里預備選擇ByteBlaster MVLPT1ByteBlaster MVLPT1。單擊單擊Hardware SetupHardware Setup按鈕可設置下載接口方式，在彈出的按鈕可設置下載接口方式，在彈出的Hardware SetupHardware Setup對話框

27、中，選擇對話框中，選擇Hardware settingsHardware settings頁，再頁，再雙擊此頁中的選項雙擊此頁中的選項BytcBlasterBytcBlaster之后，單擊之后，單擊CloseClose按鈕，封鎖按鈕，封鎖對話框即可。這時應該在編程窗右上顯示出編程方式：對話框即可。這時應該在編程窗右上顯示出編程方式：ytcBlaster LPT 1ytcBlaster LPT 1。假設翻開下所示的窗口內(nèi)。假設翻開下所示的窗口內(nèi)“Currently selected“Currently selected右側(cè)顯示右側(cè)顯示No HardwareNo Hardware，那么必需，那么必

28、需參與下載方式。即點擊參與下載方式。即點擊Add HardwareAdd Hardware鈕，在彈出的窗中點擊鈕，在彈出的窗中點擊OKOK，再在窗口中雙擊，再在窗口中雙擊BytcBlasterBytcBlaster，使，使“Currently “Currently selectedselected右側(cè)顯示右側(cè)顯示BytcBlaster LPT1BytcBlaster LPT1。 QuartusQuartus設計流程設計流程 QuartusQuartus設計流程設計流程 5 5、設計下載、設計下載: :下載：單擊下載標符下載：單擊下載標符StartStart按鈕，即進入對目的器件按鈕，即進入對目的器件FPGAFPGA的配置下載操作。當?shù)呐渲孟螺d操作。當ProgressProgress顯示出顯示出100%100%，以及在底部的處，以及在底部的處置欄中出現(xiàn)置欄中出現(xiàn)“Configuration Succeeded“Configuration Succeeded時