第23講直接內(nèi)存存取DMAppt課件

1、實(shí)驗(yàn)課題實(shí)驗(yàn)課題5 組合邏輯控制單元設(shè)計(jì)組合邏輯控制單元設(shè)計(jì)實(shí)驗(yàn)內(nèi)容：實(shí)驗(yàn)內(nèi)容： 按照標(biāo)題要求用硬布線組合邏輯控制法設(shè)計(jì)一個(gè)簡(jiǎn)單模型機(jī)的控制單元CU微操作信號(hào)產(chǎn)生電路，決議外部的端口稱號(hào)、有效電平和內(nèi)部各元件的銜接，畫出系統(tǒng)框圖和邏輯圖，設(shè)計(jì)仿真數(shù)據(jù)，用VHDL編程和仿真。 一、主要元件設(shè)計(jì)一、主要元件設(shè)計(jì) 1指令譯碼器指令譯碼器 功能要求：功能要求：3-8譯碼器。譯碼器。2學(xué)時(shí)實(shí)驗(yàn)課題實(shí)驗(yàn)課題5 組合邏輯控制單元設(shè)計(jì)組合邏輯控制單元設(shè)計(jì)實(shí)驗(yàn)內(nèi)容：實(shí)驗(yàn)內(nèi)容： 一、主要元件設(shè)計(jì)一、主要元件設(shè)計(jì) 2控制單元控制單元 功能要求：功能要求： 假設(shè)該模型機(jī)有假設(shè)該模型機(jī)有8條不同類型的指令。包括：算術(shù)運(yùn)

2、算、邏輯條不同類型的指令。包括：算術(shù)運(yùn)算、邏輯運(yùn)算、移位、數(shù)據(jù)傳送、訪存操作、轉(zhuǎn)移等。根據(jù)每條指令的功運(yùn)算、移位、數(shù)據(jù)傳送、訪存操作、轉(zhuǎn)移等。根據(jù)每條指令的功能和時(shí)序，分析其執(zhí)行過(guò)程中需求在各個(gè)階段產(chǎn)生的全部微操作，能和時(shí)序，分析其執(zhí)行過(guò)程中需求在各個(gè)階段產(chǎn)生的全部微操作，導(dǎo)出產(chǎn)生這些微操作控制信號(hào)的邏輯。導(dǎo)出產(chǎn)生這些微操作控制信號(hào)的邏輯。 提示：需求決議指令周期包括哪幾個(gè)機(jī)器周期，每個(gè)機(jī)器周期提示：需求決議指令周期包括哪幾個(gè)機(jī)器周期，每個(gè)機(jī)器周期包括幾拍，每拍包括幾個(gè)時(shí)鐘，以及時(shí)鐘周期是多少包括幾拍，每拍包括幾個(gè)時(shí)鐘，以及時(shí)鐘周期是多少nS。有些操。有些操作能夠還需求規(guī)定是在時(shí)鐘的上升沿或是

3、在時(shí)鐘的下降沿進(jìn)展。作能夠還需求規(guī)定是在時(shí)鐘的上升沿或是在時(shí)鐘的下降沿進(jìn)展。實(shí)驗(yàn)課題實(shí)驗(yàn)課題5 組合邏輯控制單元設(shè)計(jì)組合邏輯控制單元設(shè)計(jì) 二、頂層設(shè)計(jì)二、頂層設(shè)計(jì) 用層次構(gòu)造設(shè)計(jì)的方法設(shè)計(jì)一個(gè)控制單元用層次構(gòu)造設(shè)計(jì)的方法設(shè)計(jì)一個(gè)控制單元CU微操作控制信微操作控制信號(hào)產(chǎn)生電路。包括指令譯碼器和控制單元。號(hào)產(chǎn)生電路。包括指令譯碼器和控制單元。 功能要求：功能要求： 可以正確產(chǎn)生可以正確產(chǎn)生8條不同指令在執(zhí)行過(guò)程中每個(gè)機(jī)器周期、每條不同指令在執(zhí)行過(guò)程中每個(gè)機(jī)器周期、每拍發(fā)出的全部微操作。拍發(fā)出的全部微操作。 三、仿真三、仿真 設(shè)計(jì)仿真波形數(shù)據(jù)，要思索到一切能夠的情況。在實(shí)驗(yàn)報(bào)告中設(shè)計(jì)仿真波形數(shù)據(jù)，要

4、思索到一切能夠的情況。在實(shí)驗(yàn)報(bào)告中必需清楚闡明仿真波形數(shù)據(jù)是怎樣設(shè)計(jì)的。必需清楚闡明仿真波形數(shù)據(jù)是怎樣設(shè)計(jì)的。提示：仿真輸入波形包括三級(jí)時(shí)序信號(hào)。提示：仿真輸入波形包括三級(jí)時(shí)序信號(hào)。計(jì)算機(jī)組成原理Principles of Computer Organization廣義雙語(yǔ)教學(xué)課程09/skyclass25/青島理工大學(xué) 校級(jí)精品課程/ec/C84/第第10章章 輸入輸出系統(tǒng)輸入輸出系統(tǒng)Chapter 10 Input/output SystemMany I/O tasks can be fairly complex and require lo

5、gic to be applied to the data to convert formats and other similar duties.3In these situations the simplest solution is to ask the CPU to handle the logic, but due to the fact that the I/O devices are very slow, the CPU would end up wasting a huge amount of time (in computer perspective) sitting idl

6、e waiting for the data from the device.103 DMA輸入輸出方式輸入輸出方式 DMA是是I/O設(shè)備與主存儲(chǔ)器之間由硬件組成的直接數(shù)據(jù)通設(shè)備與主存儲(chǔ)器之間由硬件組成的直接數(shù)據(jù)通路，用于磁盤等高速路，用于磁盤等高速I/O設(shè)備與主存之間的成組數(shù)據(jù)傳送。設(shè)備與主存之間的成組數(shù)據(jù)傳送。DMA數(shù)據(jù)傳送是在數(shù)據(jù)傳送是在DMA控制器的控制下進(jìn)展的。控制器的控制下進(jìn)展的。Direct Memory Access10.3.1 DMA的任務(wù)方式的任務(wù)方式DMA傳送需求運(yùn)用系統(tǒng)總線，因此有傳送需求運(yùn)用系統(tǒng)總線，因此有4種能夠的任務(wù)方式。種能夠的任務(wù)方式。1CPU暫停方式暫停方式

7、 在在DMA進(jìn)展一個(gè)數(shù)據(jù)塊的傳送期間，進(jìn)展一個(gè)數(shù)據(jù)塊的傳送期間，CPU放棄總線，不訪放棄總線，不訪問(wèn)主存。問(wèn)主存。DMA完成一個(gè)數(shù)據(jù)塊的傳送后，把總線控制權(quán)還給完成一個(gè)數(shù)據(jù)塊的傳送后，把總線控制權(quán)還給CPU。2交替方式交替方式 把每個(gè)總線周期分成兩個(gè)時(shí)間片，把每個(gè)總線周期分成兩個(gè)時(shí)間片，CPU和和DMA交替分時(shí)運(yùn)交替分時(shí)運(yùn)用總線。用總線。DMACPU總線周期3CPU周期竊取方式周期竊取方式 (Cycle-Stealing) DMA每傳送一個(gè)字節(jié)每傳送一個(gè)字節(jié)/字，占用竊取字，占用竊取CPU的一個(gè)總線的一個(gè)總線周期。周期。 在這個(gè)周期內(nèi)，假設(shè)在這個(gè)周期內(nèi)，假設(shè)CPU進(jìn)展內(nèi)部操作正好不運(yùn)用總進(jìn)展內(nèi)

8、部操作正好不運(yùn)用總線，那么對(duì)線，那么對(duì)CPU的任務(wù)無(wú)影響。的任務(wù)無(wú)影響。 假設(shè)假設(shè)CPU也需求運(yùn)用總線，那么必需等待也需求運(yùn)用總線，那么必需等待DMA傳送完成后傳送完成后一個(gè)總線周期的時(shí)間才干運(yùn)用總線。一個(gè)總線周期的時(shí)間才干運(yùn)用總線。4仲裁方式仲裁方式 當(dāng)系統(tǒng)中有多個(gè)主控設(shè)備處置機(jī)，通道，當(dāng)系統(tǒng)中有多個(gè)主控設(shè)備處置機(jī)，通道，IOP，DMAC，每個(gè)主控設(shè)備要運(yùn)用系統(tǒng)總線都必需懇求。每個(gè)主控設(shè)備要運(yùn)用系統(tǒng)總線都必需懇求。 總線控制器根據(jù)懇求總線的設(shè)備的優(yōu)先級(jí)做出仲裁，把總總線控制器根據(jù)懇求總線的設(shè)備的優(yōu)先級(jí)做出仲裁，把總線在該周期的控制權(quán)交給優(yōu)先級(jí)最高的設(shè)備。線在該周期的控制權(quán)交給優(yōu)先級(jí)最高的設(shè)備

9、。 獲得總線控制權(quán)的設(shè)備可以在該周期內(nèi)運(yùn)用總線訪問(wèn)存儲(chǔ)獲得總線控制權(quán)的設(shè)備可以在該周期內(nèi)運(yùn)用總線訪問(wèn)存儲(chǔ)器或進(jìn)展輸入器或進(jìn)展輸入/輸出，然后交回總線控制權(quán)。輸出，然后交回總線控制權(quán)。DMA的優(yōu)先級(jí)高于的優(yōu)先級(jí)高于CPU和其他設(shè)備。和其他設(shè)備。實(shí)踐在計(jì)算機(jī)系統(tǒng)中運(yùn)用的是周期竊取方式和仲裁方式。實(shí)踐在計(jì)算機(jī)系統(tǒng)中運(yùn)用的是周期竊取方式和仲裁方式。10.3.2 DMA控制器組成控制器組成 DMA接口DMA控制器包括多個(gè)設(shè)備存放器、中斷控制和DMA控制邏輯等。1設(shè)備存放器設(shè)備存放器 主存地址存放器主存地址存放器MAR 初始值為主存數(shù)據(jù)緩沖區(qū)的首地址，在傳輸前由程序?qū)懭?。在DMA傳送期間，每交換一個(gè)字，由

10、硬件邏輯將MAR自動(dòng)加1。 外設(shè)地址存放器外設(shè)地址存放器ADR 存放I/O設(shè)備的設(shè)備碼，或者表示該設(shè)備信息存儲(chǔ)區(qū)的尋址信息。例如；磁盤的驅(qū)動(dòng)器號(hào)、磁頭號(hào)、柱面號(hào)等。 控制與形狀存放器控制與形狀存放器CSR存放控制字和形狀字?？刂谱质窃趥鬏斍坝沙绦?qū)懭氲摹?數(shù)據(jù)緩沖存放器數(shù)據(jù)緩沖存放器DBR 當(dāng)主存與I/O設(shè)備的數(shù)據(jù)寬度不一致時(shí)，用于暫存I/O設(shè)備與主存?zhèn)魉偷臄?shù)據(jù)。 假設(shè)DMA與主存之間是按字傳送的，而DMA與I/O設(shè)備之間是按字節(jié)或位傳送的時(shí)候，DMA還要做數(shù)據(jù)的裝配和分拆。 字?jǐn)?shù)計(jì)數(shù)器字?jǐn)?shù)計(jì)數(shù)器WC 在傳輸前由程序?qū)懭雮魉蛿?shù)據(jù)的總字?jǐn)?shù)。每傳送一個(gè)字自動(dòng)減1。當(dāng)其內(nèi)容為0時(shí)表示傳輸終了。DMA

11、控制器組成2中斷控制邏輯中斷控制邏輯 每當(dāng)一個(gè)數(shù)據(jù)塊傳輸終了，DMA經(jīng)過(guò)中斷懇求CPU進(jìn)展后處置和下次傳輸前的預(yù)處置。3DMA控制邏輯控制邏輯 普通包括設(shè)備碼選擇電路，DMA優(yōu)先排隊(duì)電路，產(chǎn)生DMA懇求的線路等。在DMA獲得總線控制權(quán)后，控制主存與I/O設(shè)備之間的數(shù)據(jù)傳送。 DMA與主機(jī)和DMA與I/O設(shè)備的接口，包括數(shù)據(jù)線、地址線、控制信號(hào)，以及有關(guān)收發(fā)和驅(qū)動(dòng)線路。DMA控制器組成10.3.3 DMA的數(shù)據(jù)傳送過(guò)程的數(shù)據(jù)傳送過(guò)程當(dāng)當(dāng)I/O設(shè)備預(yù)備好后，向設(shè)備預(yù)備好后，向DMA控制器發(fā)出傳送懇求?？刂破靼l(fā)出傳送懇求。 DMA控制器用竊取處置機(jī)一個(gè)總線周期的方法完成控制器用竊取處置機(jī)一個(gè)總線周期

12、的方法完成I/O設(shè)備與主存儲(chǔ)器之間的直接數(shù)據(jù)傳送。設(shè)備與主存儲(chǔ)器之間的直接數(shù)據(jù)傳送。 當(dāng)所要求的數(shù)據(jù)塊傳送終了，當(dāng)所要求的數(shù)據(jù)塊傳送終了，DMA控制器向控制器向CPU發(fā)出中發(fā)出中斷懇求。斷懇求。CPU做一些傳送后處置任務(wù)。做一些傳送后處置任務(wù)。DMA數(shù)據(jù)傳送與數(shù)據(jù)傳送與CPU之間是并行任務(wù)的。之間是并行任務(wù)的。DMA的數(shù)據(jù)傳送過(guò)程可以分為三個(gè)階段：的數(shù)據(jù)傳送過(guò)程可以分為三個(gè)階段： 傳送前預(yù)處置，傳送前預(yù)處置， DMA數(shù)據(jù)傳送，數(shù)據(jù)傳送， 傳送后處置。傳送后處置。其中，第和第階段是其中，第和第階段是CPU執(zhí)行程序完成的，執(zhí)行程序完成的，第階段是在第階段是在DMA控制器硬件邏輯控制下完成的?？刂破?/p>

13、硬件邏輯控制下完成的。1傳送前預(yù)處置傳送前預(yù)處置 CPU執(zhí)行一段程序，測(cè)試設(shè)備的形狀，啟動(dòng)將要進(jìn)展執(zhí)行一段程序，測(cè)試設(shè)備的形狀，啟動(dòng)將要進(jìn)展I/O的外部設(shè)備。的外部設(shè)備。將數(shù)據(jù)在主存儲(chǔ)器存放的首地址寫入主存地址存放器，將數(shù)據(jù)在主存儲(chǔ)器存放的首地址寫入主存地址存放器，然后，然后，CPU繼續(xù)執(zhí)行其他程序。繼續(xù)執(zhí)行其他程序。CPU對(duì)對(duì)DMA控制器進(jìn)展初始化：控制器進(jìn)展初始化：要傳送的數(shù)據(jù)字?jǐn)?shù)寫入數(shù)據(jù)字?jǐn)?shù)存放器，要傳送的數(shù)據(jù)字?jǐn)?shù)寫入數(shù)據(jù)字?jǐn)?shù)存放器，I/O設(shè)備的地址寫入設(shè)備地址存放器，設(shè)備的地址寫入設(shè)備地址存放器，傳送方式輸入傳送方式輸入/輸出寫入控制與形狀存放器。輸出寫入控制與形狀存放器。DACK選通

14、形狀I(lǐng)NTRDRQ系統(tǒng)總線I/O接口數(shù)據(jù)端口 控制/形狀端口數(shù)據(jù)存放器控制邏輯DMAC主存地址存放器字計(jì)數(shù)器控制/形狀存放器外設(shè)地址存放器CPUMMHRQHLDAI/O設(shè)備DRQ：DMA懇求HRQ：總線懇求DACK：DMA呼應(yīng)HLDA：總線呼應(yīng)2DMA數(shù)據(jù)傳送數(shù)據(jù)傳送wDMA數(shù)據(jù)輸入的過(guò)程數(shù)據(jù)輸入的過(guò)程 I/O設(shè)備啟動(dòng)后，把預(yù)備好的數(shù)據(jù)送到設(shè)備啟動(dòng)后，把預(yù)備好的數(shù)據(jù)送到I/O接口的數(shù)據(jù)緩沖接口的數(shù)據(jù)緩沖存放器，向存放器，向DMAC懇求懇求DMA傳送。傳送。 DMAC每傳送一個(gè)字向每傳送一個(gè)字向CPU發(fā)出總線懇求。發(fā)出總線懇求。CPU必需在當(dāng)必需在當(dāng)前機(jī)器周期終了時(shí)交出系統(tǒng)總線，并向前機(jī)器周期終

15、了時(shí)交出系統(tǒng)總線，并向DMAC發(fā)出總線允許信發(fā)出總線允許信號(hào)。號(hào)。 DMAC獲得總線控制權(quán)后，將主存地址存放器中的內(nèi)容送獲得總線控制權(quán)后，將主存地址存放器中的內(nèi)容送上地址總線，發(fā)上地址總線，發(fā)I/O讀命令和存儲(chǔ)器寫命令。讀命令和存儲(chǔ)器寫命令。I/O接口將數(shù)據(jù)緩接口將數(shù)據(jù)緩沖存放器中的內(nèi)容送上數(shù)據(jù)總線，同時(shí)將數(shù)據(jù)寫入主存。沖存放器中的內(nèi)容送上數(shù)據(jù)總線，同時(shí)將數(shù)據(jù)寫入主存。 DMAC將字?jǐn)?shù)存放器減將字?jǐn)?shù)存放器減1，主存地址存放器加，主存地址存放器加1。假設(shè)字?jǐn)?shù)存放器減假設(shè)字?jǐn)?shù)存放器減1后不為后不為0，預(yù)備下一次輸入。，預(yù)備下一次輸入。 假設(shè)字?jǐn)?shù)存放器假設(shè)字?jǐn)?shù)存放器 = 0，表示一組數(shù)據(jù)傳送終了，向

16、，表示一組數(shù)據(jù)傳送終了，向CPU發(fā)中發(fā)中斷懇求。斷懇求。系統(tǒng)總線INTRDACKDRQCPUMMHRQHLDAI / O設(shè)備I/O接口數(shù)據(jù)端口控制/形狀端口數(shù)據(jù)存放器控制邏輯DMAC主存地址存放器字計(jì)數(shù)器控制/形狀存放器外設(shè)地址存放器數(shù)據(jù)緩沖存放器 假設(shè)I/O設(shè)備的數(shù)據(jù)寬度小于存儲(chǔ)器的字長(zhǎng)，就要由DMAC完成數(shù)據(jù)的拼接。 I/O設(shè)備把預(yù)備好的每個(gè)字節(jié)的數(shù)據(jù)送到I/O接口的數(shù)據(jù)緩沖存放器，向DMAC懇求DMA傳送。 DMAC將數(shù)據(jù)讀入。經(jīng)過(guò)假設(shè)干次輸入，拼成一個(gè)完好的字后，DMAC向CPU發(fā)出總線懇求，傳送一個(gè)字。wDMA數(shù)據(jù)輸出的過(guò)程數(shù)據(jù)輸出的過(guò)程 I/O設(shè)備啟動(dòng)并做好數(shù)據(jù)接受的預(yù)備后，經(jīng)過(guò)設(shè)

17、備啟動(dòng)并做好數(shù)據(jù)接受的預(yù)備后，經(jīng)過(guò)I/O接口向接口向DMAC懇求懇求DMA傳送。傳送。 DMAC向向CPU發(fā)出總線懇求。發(fā)出總線懇求。CPU必需在當(dāng)前機(jī)器周期終必需在當(dāng)前機(jī)器周期終了時(shí)交出系統(tǒng)總線，并向了時(shí)交出系統(tǒng)總線，并向DMAC發(fā)出總線允許信號(hào)。發(fā)出總線允許信號(hào)。 DMAC獲得總線控制權(quán)后，將主存地址存放器中的內(nèi)容送獲得總線控制權(quán)后，將主存地址存放器中的內(nèi)容送上地址總線，發(fā)存儲(chǔ)器讀命令和上地址總線，發(fā)存儲(chǔ)器讀命令和I/O寫命令。將從主存讀出的寫命令。將從主存讀出的數(shù)據(jù)寫入數(shù)據(jù)寫入I/O接口的數(shù)據(jù)緩沖存放器中，再送給輸出設(shè)備。接口的數(shù)據(jù)緩沖存放器中，再送給輸出設(shè)備。 DMAC將字?jǐn)?shù)存放器減將

18、字?jǐn)?shù)存放器減1，主存地址存放器加，主存地址存放器加1。假設(shè)字?jǐn)?shù)存放器減假設(shè)字?jǐn)?shù)存放器減1后不為后不為0，預(yù)備下一次輸出。，預(yù)備下一次輸出。 假設(shè)字?jǐn)?shù)存放器假設(shè)字?jǐn)?shù)存放器 = 0，表示一組數(shù)據(jù)傳送終了，向，表示一組數(shù)據(jù)傳送終了，向CPU發(fā)中發(fā)中斷懇求。斷懇求。選通形狀I(lǐng)NTRDACKDRQ系統(tǒng)總線I/O接口數(shù)據(jù)端口 控制/形狀端口數(shù)據(jù)存放器控制邏輯DMAC主存地址存放器字計(jì)數(shù)器控制/形狀存放器外設(shè)地址存放器CPUMMHRQHLDAI/O設(shè)備DRQ：DMA懇求HRQ：總線懇求DACK：DMA呼應(yīng)HLDA：總線呼應(yīng)wDMA數(shù)據(jù)輸出的過(guò)程數(shù)據(jù)輸出的過(guò)程系統(tǒng)總線INTRDACKDRQCPUMMHRQHL

19、DAI / O設(shè)備I/O接口數(shù)據(jù)端口控制/形狀端口數(shù)據(jù)存放器控制邏輯DMAC主存地址存放器字計(jì)數(shù)器控制/形狀存放器外設(shè)地址存放器數(shù)據(jù)緩沖存放器 假設(shè)I/O設(shè)備的數(shù)據(jù)寬度小于存儲(chǔ)器的字長(zhǎng)，就要由DMAC完成數(shù)據(jù)的分拆。DMAC把從主存讀出的數(shù)據(jù)字分拆成一個(gè)個(gè)字節(jié)。 I/O設(shè)備每發(fā)一次DMAC懇求，就向I/O設(shè)備輸出一個(gè)字節(jié)，直到一個(gè)數(shù)據(jù)字輸出終了，再向CPU發(fā)出總線懇求。3后處置階段后處置階段 CPU呼應(yīng)呼應(yīng)DMA的中斷懇求后，假設(shè)需求繼續(xù)進(jìn)展數(shù)據(jù)傳的中斷懇求后，假設(shè)需求繼續(xù)進(jìn)展數(shù)據(jù)傳送，就再次對(duì)送，就再次對(duì)DMAC進(jìn)展初始化。假設(shè)不需求繼續(xù)進(jìn)展數(shù)據(jù)進(jìn)展初始化。假設(shè)不需求繼續(xù)進(jìn)展數(shù)據(jù)傳送，那么停

20、頓外設(shè)。傳送，那么停頓外設(shè)。 DMA數(shù)據(jù)傳送，第一和第三階段是數(shù)據(jù)傳送，第一和第三階段是CPU執(zhí)行程序完成的，執(zhí)行程序完成的，第二階段是在第二階段是在DMA控制器硬件邏輯控制下完成的?？刂破饔布壿嬁刂葡峦瓿傻摹omework10- 8, 10, 11,12Very few computer languages include built-in support for fixed point values, because for most applications, binary or decimal floating-point representations are usually s

21、impler to use and accurate enough.Floating-point representations are easier to use than fixed-point representations, because they can handle a wider dynamic range and do not require programmers to specify the number of digits after the radix point.檢驗(yàn) 4請(qǐng)寫好本人的姓名、學(xué)號(hào)、班級(jí)一、(20分) 設(shè)CPU有16條地址線，8條數(shù)據(jù)線，訪存控制信號(hào) ，

22、讀/寫信號(hào) ?，F(xiàn)有存儲(chǔ)芯片ROM2K8，4K4, RAM4K8，1K4，16K1。試從上述芯片中選用適宜的芯片，畫出主存和CPU的銜接圖，要求主存的地址空間分配如下：最小4K空間為系統(tǒng)程序區(qū)，4096-16383為用戶程序區(qū)。請(qǐng)不要抄題，只寫題號(hào)請(qǐng)不要抄題，只寫題號(hào) MREQWR /二、共25分 設(shè)主存容量為256K字，Cache容量為2K字，塊長(zhǎng)為4。1設(shè)計(jì)Cache地址格式，Cache中可以裝入多少塊數(shù)據(jù)？2在直接映射方式下，設(shè)計(jì)主存地址格式。3在四路組相聯(lián)映射方式下，設(shè)計(jì)主存地址格式。4在全相聯(lián)映射方式下，設(shè)計(jì)主存地址格式。5假設(shè)存儲(chǔ)字長(zhǎng)為32位，存儲(chǔ)器按字節(jié)編址，寫出上述三種方式下主存的地址格式。檢驗(yàn)4檢驗(yàn)4三、(共25分) 設(shè)CPU有16條地址線，8條數(shù)據(jù)線，用 作為訪問(wèn)存儲(chǔ)器或I/O的控制信號(hào)高電平為訪存，低電平為訪I/O， 為寫命令低電平有效， 為讀命令低電平有效。試設(shè)計(jì)一個(gè)容量為64KB的采用低位交叉編址的8體并行構(gòu)造存儲(chǔ)器。存儲(chǔ)體有寫 ，讀 ，片選 等控制信號(hào)均為低電平有效。畫出該存儲(chǔ)系統(tǒng)的銜接圖，寫出每個(gè)存儲(chǔ)體的地址范圍。二、(共25分) 設(shè)主存容量為256K字，Cache容量為2K字,塊長(zhǎng)為41設(shè)計(jì)Cache地址格式，