第9章半導(dǎo)體存儲器

1、第第9 9章章 半導(dǎo)體存儲器半導(dǎo)體存儲器 半導(dǎo)體存儲器（簡稱存儲器）是存儲大半導(dǎo)體存儲器（簡稱存儲器）是存儲大量二進(jìn)制數(shù)據(jù)的邏輯部件。它是數(shù)字系統(tǒng)，量二進(jìn)制數(shù)據(jù)的邏輯部件。它是數(shù)字系統(tǒng)，特別是計(jì)算機(jī)，不可缺少的組成部分。存特別是計(jì)算機(jī)，不可缺少的組成部分。存儲器的容量越大，計(jì)算機(jī)的處理能力越強(qiáng)，儲器的容量越大，計(jì)算機(jī)的處理能力越強(qiáng)，工作速度越快。因此，存儲器采用先進(jìn)的工作速度越快。因此，存儲器采用先進(jìn)的大規(guī)模集成電路技術(shù)制造，盡可能地提高大規(guī)模集成電路技術(shù)制造，盡可能地提高存儲器的容量。存儲器的容量。back本章介紹常用的半導(dǎo)體存儲器的結(jié)構(gòu)、本章介紹常用的半導(dǎo)體存儲器的結(jié)構(gòu)、工作原理和使用方法

2、。工作原理和使用方法。 9.1 半導(dǎo)體存儲器基礎(chǔ)半導(dǎo)體存儲器基礎(chǔ) 9.2 隨機(jī)存取存儲器（隨機(jī)存取存儲器（RAM） 9.3 只讀存儲器（只讀存儲器（ROM） 9.4 閃存（閃存（Flash Memories） 9.5 存儲器容量的擴(kuò)展存儲器容量的擴(kuò)展back9.1 9.1 半導(dǎo)體存儲器基礎(chǔ)半導(dǎo)體存儲器基礎(chǔ)9.1.1 9.1.1 半導(dǎo)體存儲器的結(jié)構(gòu)框圖半導(dǎo)體存儲器的結(jié)構(gòu)框圖存儲器由尋址電路、存儲陣列和讀寫電路組成。存儲器由尋址電路、存儲陣列和讀寫電路組成。 圖圖9.1.1 半導(dǎo)體存儲器結(jié)構(gòu)框圖半導(dǎo)體存儲器結(jié)構(gòu)框圖尋址尋址電路電路存儲存儲陣列陣列讀寫讀寫電路電路A0. . . .An-1D0. .

3、 . .Dm-1字線字線位線位線CS R/W 存儲存儲1 1或或0 0的電路稱為的電路稱為存儲單元存儲單元，存儲單元的集合形成，存儲單元的集合形成存儲陣列存儲陣列（通常按行列排成方陣）。（通常按行列排成方陣）。back 二進(jìn)制數(shù)據(jù)以二進(jìn)制數(shù)據(jù)以信息單位（簡稱為字）信息單位（簡稱為字）存儲存儲在存儲陣列中。在存儲陣列中。最小的信息單位是最小的信息單位是1 1位（位（BitBit），），8 8位二進(jìn)制信息稱為位二進(jìn)制信息稱為1 1個(gè)個(gè)字節(jié)字節(jié)(Byte)(Byte)，4 4位二進(jìn)制位二進(jìn)制信息則稱為信息則稱為1 1個(gè)個(gè)半字節(jié)半字節(jié)(Nibble)(Nibble)。為便于對每個(gè)信息單位（字）進(jìn)行必要

4、的操作，為便于對每個(gè)信息單位（字）進(jìn)行必要的操作，存儲陣列按字組織成直觀的存儲結(jié)構(gòu)圖。存儲陣列按字組織成直觀的存儲結(jié)構(gòu)圖。back例如，圖例如，圖9.1.29.1.2是一個(gè)是一個(gè)6464位位存儲陣列分別按存儲陣列分別按8 8位、位、4 4位和位和1 1位字組織的位字組織的存儲結(jié)構(gòu)圖和存儲的示例數(shù)據(jù)。每個(gè)存儲單元的位置由存儲結(jié)構(gòu)圖和存儲的示例數(shù)據(jù)。每個(gè)存儲單元的位置由行序號和列行序號和列序號唯一確定序號唯一確定。每個(gè)字的位置。每個(gè)字的位置（行序號）稱為它的地址（行序號）稱為它的地址，用二進(jìn)制，用二進(jìn)制碼表示（碼表示（A An-1n-1A A1 1A A0 0）；）；列序號表示二進(jìn)制位在每個(gè)字中的

5、位置列序號表示二進(jìn)制位在每個(gè)字中的位置。例。例如，按如，按4 4位組織的、地址為位組織的、地址為1414的字存儲單元的信息是的字存儲單元的信息是11101110。 圖9.1.2 64位存儲陣列分別按8位、 4位和1位字組織的存儲結(jié)構(gòu)圖 7 6 5 4 3 2 1 0 0 1 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 2 0 0 1 0 0 0 0 0 3 0 0 0 1 0 0 0 0 4 0 0 0 0 1 0 0 0 5 0 0 0 0 0 1 0 0 6 0 0 0 0 0 0 1 0 7 0 0 0 0 0 0 0 1 3 2 1 0 0 0 0 0 0 1 0

6、0 0 1 2 0 0 1 0 14 1 1 1 0 15 1 1 1 1 0 0 0 1 1 2 0 62 0 63 1 8字8位 16字4位 64字1位 back存儲單元的總數(shù)定義為存儲單元的總數(shù)定義為存儲器的容量存儲器的容量，它等于它等于存儲器的字?jǐn)?shù)和每字位數(shù)之積。存儲器的字?jǐn)?shù)和每字位數(shù)之積。例如，例如，1010位地位地址碼，每字址碼，每字8 8位，則存儲容量為位，則存儲容量為2 21010 Bytes Bytes =1024Bytes=1kB=8kbits=1024Bytes=1kB=8kbits。計(jì)算機(jī)存儲器的容。計(jì)算機(jī)存儲器的容量通常是量通常是512MB(1MB=2512MB(1M

7、B=22020B)B)或或GB(=2GB(=23030B)B)。back寫操作（亦稱為存數(shù)操作）寫操作（亦稱為存數(shù)操作）：輸入地址碼：輸入地址碼A An-1n-1A A1 1A A0 0，尋，尋址電路將地址轉(zhuǎn)換成字線上的有效電平選中字存儲單元。址電路將地址轉(zhuǎn)換成字線上的有效電平選中字存儲單元。在片選信號在片選信號CSCS有效（通常是低電平）和讀寫信號為低電平有效（通常是低電平）和讀寫信號為低電平時(shí)，讀寫電路通過存儲陣列的位線將數(shù)據(jù)總線上的時(shí)，讀寫電路通過存儲陣列的位線將數(shù)據(jù)總線上的m m位數(shù)位數(shù)據(jù)據(jù)-1-11 10 0寫入選中的字存儲單元中保存（設(shè)存儲陣寫入選中的字存儲單元中保存（設(shè)存儲陣列按

8、每字列按每字m m位組織）。位組織）。讀操作（亦稱為取數(shù)操作）讀操作（亦稱為取數(shù)操作）：輸入地址碼：輸入地址碼A An-1n-1A A1 1A A0 0，尋，尋址電路將地址碼轉(zhuǎn)換成字線上的有效電平選中字存儲單元。址電路將地址碼轉(zhuǎn)換成字線上的有效電平選中字存儲單元。在片選信號在片選信號CSCS有效（通常是低電平）和讀寫信號為高電平有效（通常是低電平）和讀寫信號為高電平時(shí)，讀寫電路通過存儲陣列的位線，將選中的字存儲單元時(shí)，讀寫電路通過存儲陣列的位線，將選中的字存儲單元的的m m位數(shù)據(jù)輸出到數(shù)據(jù)總線上位數(shù)據(jù)輸出到數(shù)據(jù)總線上-1-11 10 0（設(shè)存儲陣列（設(shè)存儲陣列按每字按每字m m位組織）。位組織

9、）。存儲器具有存儲器具有2 2種基本的操作：寫操作和讀操作。種基本的操作：寫操作和讀操作。back 在復(fù)雜的數(shù)字系統(tǒng)（例如數(shù)字計(jì)算機(jī)）中，多個(gè)在復(fù)雜的數(shù)字系統(tǒng)（例如數(shù)字計(jì)算機(jī)）中，多個(gè)功能電路間利用一組公共的信號線（導(dǎo)線或其他傳導(dǎo)功能電路間利用一組公共的信號線（導(dǎo)線或其他傳導(dǎo)介質(zhì)）實(shí)現(xiàn)互連，并介質(zhì)）實(shí)現(xiàn)互連，并分時(shí)傳輸信息分時(shí)傳輸信息，這樣的一組信號，這樣的一組信號線稱為線稱為總線總線。對于存儲器，對于存儲器， 數(shù)據(jù)總線數(shù)據(jù)總線-110是雙向總線（輸入是雙向總線（輸入/輸出，常輸出，常用表示用表示I/O-1，I/O1，I/O0），而），而 地址總線地址總線An-1A1A0和和控制總線控制總線（

10、CS，）則是單向，）則是單向總線（輸入）?？偩€（輸入）。back9.1.2 9.1.2 半導(dǎo)體存儲器的分類半導(dǎo)體存儲器的分類按功能，存儲器分為按功能，存儲器分為只讀存儲器、隨機(jī)讀寫存儲只讀存儲器、隨機(jī)讀寫存儲器（或稱為存取存儲器）和閃存。器（或稱為存取存儲器）和閃存。back隨機(jī)讀寫存儲器隨機(jī)讀寫存儲器(RAM)(RAM)的寫操作時(shí)間和讀操作時(shí)間相當(dāng)?shù)膶懖僮鲿r(shí)間和讀操作時(shí)間相當(dāng)（都是納秒級），工作時(shí)能夠隨時(shí)快速地讀出或?qū)懭霐?shù)（都是納秒級），工作時(shí)能夠隨時(shí)快速地讀出或?qū)懭霐?shù)據(jù)。即工作時(shí)讀寫存儲器具有存入和取出數(shù)據(jù)據(jù)。即工作時(shí)讀寫存儲器具有存入和取出數(shù)據(jù)2 2種功能。種功能。工作時(shí)只能快速地讀取已

11、存儲的數(shù)據(jù)、而不能快速地隨時(shí)工作時(shí)只能快速地讀取已存儲的數(shù)據(jù)、而不能快速地隨時(shí)寫入新數(shù)據(jù)的存儲器稱為寫入新數(shù)據(jù)的存儲器稱為只讀存儲器（只讀存儲器（ROMROMRead Only Read Only MemoryMemory）。）。即只讀存儲器的寫操作時(shí)間即只讀存儲器的寫操作時(shí)間( (毫秒級毫秒級) )遠(yuǎn)比讀操遠(yuǎn)比讀操作時(shí)間（納秒級）長，數(shù)據(jù)必須在工作前寫入存儲器，上作時(shí)間（納秒級）長，數(shù)據(jù)必須在工作前寫入存儲器，上電工作后只能從存儲器中讀出數(shù)據(jù)，才不影響數(shù)字系統(tǒng)的電工作后只能從存儲器中讀出數(shù)據(jù)，才不影響數(shù)字系統(tǒng)的工作速度。工作速度。 閃存（閃存（Flash MemoryFlash Memory

12、）工作時(shí)可以進(jìn)行讀或?qū)懖僮?，但閃工作時(shí)可以進(jìn)行讀或?qū)懖僮?，但閃存的每個(gè)存儲單元寫操作時(shí)間長，存的每個(gè)存儲單元寫操作時(shí)間長，不能隨機(jī)寫入數(shù)據(jù)，不能隨機(jī)寫入數(shù)據(jù)，適合對眾多存儲單元批量地寫入數(shù)據(jù)。適合對眾多存儲單元批量地寫入數(shù)據(jù)。back按尋址方式，存儲器分為按尋址方式，存儲器分為順序?qū)ぶ反鎯樞驅(qū)ぶ反鎯ζ髌骱秃碗S機(jī)尋址存儲器隨機(jī)尋址存儲器。 順序?qū)ぶ反鎯ζ黜樞驅(qū)ぶ反鎯ζ魇前吹刂讽樞虼嫒牖蜃x出數(shù)據(jù)，是按地址順序存入或讀出數(shù)據(jù)，有先進(jìn)先出（有先進(jìn)先出（FIFOFIFOFirst In First OutFirst In First Out）和）和先進(jìn)后出（先進(jìn)后出（FILO- First In La

13、st OutFILO- First In Last Out）2 2種順序種順序?qū)ぶ反鎯ζ鳌ぶ反鎯ζ鳌?隨機(jī)尋址存儲器隨機(jī)尋址存儲器: :可以隨時(shí)從任何一個(gè)指定地可以隨時(shí)從任何一個(gè)指定地址寫入或讀出數(shù)據(jù)的存儲器。隨機(jī)尋址存儲器的址寫入或讀出數(shù)據(jù)的存儲器。隨機(jī)尋址存儲器的尋址電路通常采用尋址電路通常采用1 1個(gè)或個(gè)或2 2個(gè)譯碼器（個(gè)譯碼器（back采用隨機(jī)尋址方式的隨機(jī)讀寫存儲器稱為采用隨機(jī)尋址方式的隨機(jī)讀寫存儲器稱為隨隨機(jī)存取存儲器機(jī)存取存儲器（RAMRAMRandom Access Random Access MemoryMemory）。只讀存儲器（）。只讀存儲器（ROMROM）和閃存也采

14、用）和閃存也采用隨機(jī)尋址方式。隨機(jī)尋址方式。存儲器還可分為存儲器還可分為易失型存儲器和非易失型存儲易失型存儲器和非易失型存儲器器。如果掉電（停電）后數(shù)據(jù)丟失，則是易失。如果掉電（停電）后數(shù)據(jù)丟失，則是易失型存儲器；否則，是非易失型存儲器。型存儲器；否則，是非易失型存儲器。RAMRAM是易是易失型存儲器，而失型存儲器，而ROMROM和閃存是非易失型存儲器。和閃存是非易失型存儲器。back部分存儲器的部分存儲器的尋址方式和功能尋址方式和功能歸歸納如表納如表9.1.19.1.1。存儲器存儲器功能功能尋址方式尋址方式掉電后掉電后說說 明明隨機(jī)存取存儲器（隨機(jī)存取存儲器（RAM） 讀、寫讀、寫隨機(jī)尋址隨

15、機(jī)尋址數(shù)據(jù)丟失數(shù)據(jù)丟失只讀存儲器（只讀存儲器（ROM）讀讀隨機(jī)尋址隨機(jī)尋址數(shù)據(jù)不丟失數(shù)據(jù)不丟失工作前寫入數(shù)工作前寫入數(shù)據(jù)據(jù)閃存（閃存（Flash Memory）讀、寫讀、寫隨機(jī)尋址隨機(jī)尋址數(shù)據(jù)不丟失數(shù)據(jù)不丟失先進(jìn)先出存儲器（先進(jìn)先出存儲器（FIFO） 讀、寫讀、寫順序?qū)ぶ讽樞驅(qū)ぶ窋?shù)據(jù)丟失數(shù)據(jù)丟失先進(jìn)后出存儲器（先進(jìn)后出存儲器（FILO）讀、寫讀、寫順序?qū)ぶ讽樞驅(qū)ぶ窋?shù)據(jù)丟失數(shù)據(jù)丟失back9.2 9.2 隨機(jī)存取存儲器（隨機(jī)存取存儲器（RAMRAM） 存儲單元是存儲器的核心。根據(jù)存儲單元存儲單元是存儲器的核心。根據(jù)存儲單元記憶記憶0 0或或1 1的原理，隨機(jī)存取存儲器分為的原理，隨機(jī)存取存儲器分

16、為靜態(tài)隨靜態(tài)隨機(jī)存儲器（機(jī)存儲器（SRAMSRAMStatic RAMStatic RAM）和動(dòng)態(tài)隨機(jī)存）和動(dòng)態(tài)隨機(jī)存取存儲器取存儲器(DRAM(DRAMDynamic RAM)Dynamic RAM)。按所用元件按所用元件的不同，分雙極型和的不同，分雙極型和MOSMOS型兩種。鑒于型兩種。鑒于MOSMOS電路電路具有功耗低、集成度高的優(yōu)點(diǎn)，目前大容量的具有功耗低、集成度高的優(yōu)點(diǎn)，目前大容量的存儲器都是存儲器都是MOSMOS型存儲器。型存儲器。back9.2.1 9.2.1 靜態(tài)隨機(jī)存取存儲器（靜態(tài)隨機(jī)存取存儲器（SRAMSRAM）1. SRAM1. SRAM的靜態(tài)存儲單元的靜態(tài)存儲單元 SR

17、AM SRAM的存儲單元是用基本的存儲單元是用基本RSRS觸發(fā)器記觸發(fā)器記憶憶0 0或或1 1的靜態(tài)存儲單元。圖的靜態(tài)存儲單元。圖9.2.19.2.1是六管是六管CMOSCMOS靜態(tài)存儲單元和讀寫電路。靜態(tài)存儲單元和讀寫電路。backT1T4構(gòu)成構(gòu)成CMOS基本基本RS觸發(fā)器，存儲觸發(fā)器，存儲0或或1。T5和和T6是是行字線行字線Xi開關(guān)管導(dǎo)通時(shí)傳遞開關(guān)管導(dǎo)通時(shí)傳遞0或或1，截止時(shí)為高阻態(tài)。截止時(shí)為高阻態(tài)。T7和和T8則是則是列字線列字線Yjback圖圖9.2.1 六管六管CMOS靜態(tài)存儲單元和讀寫電靜態(tài)存儲單元和讀寫電路路CSVDDDk&R/WXiYjBjBjT1T2T3T4T5T6

18、T7T8存存儲儲單單元元G1G2G3QQ位線位線讀寫電路讀寫電路DGSBD、S可互換可互換G圖圖9.2.1 六管六管CMOS靜態(tài)存儲單元和讀寫電靜態(tài)存儲單元和讀寫電路路CSVDDDk&R/WXiYjBjBjT1T2T3T4T5T6T7T8存存儲儲單單元元G1G2G3QQ位線位線讀寫電路讀寫電路DGSBD、S可互換可互換G當(dāng)當(dāng)Xi=Yj=1時(shí)時(shí)，T5T8導(dǎo)通，將導(dǎo)通，將基本基本RS觸發(fā)器與讀觸發(fā)器與讀/寫電路相連。寫電路相連。 如果如果CS=0、 ，則三態(tài)門緩，則三態(tài)門緩沖器沖器G1和和G2為高阻態(tài)，而為高阻態(tài)，而G3為為工作態(tài)?；竟ぷ鲬B(tài)。基本RS觸發(fā)器的狀態(tài)輸觸發(fā)器的狀態(tài)輸出到數(shù)據(jù)總

19、線上，實(shí)現(xiàn)出到數(shù)據(jù)總線上，實(shí)現(xiàn)讀操作讀操作。如果如果CS=0、 ，則三態(tài)門緩，則三態(tài)門緩沖器沖器G1和和G2為工作態(tài)，而為工作態(tài)，而G3為為高阻態(tài)。輸入電路強(qiáng)制基本高阻態(tài)。輸入電路強(qiáng)制基本RS觸觸發(fā)器的狀態(tài)與輸入數(shù)據(jù)發(fā)器的狀態(tài)與輸入數(shù)據(jù)Dk一致，一致，即即Q=Dk，實(shí)現(xiàn)，實(shí)現(xiàn)寫操作寫操作。 當(dāng)當(dāng)CS=1時(shí)，三態(tài)門緩沖器時(shí)，三態(tài)門緩沖器G1、G2和和G3為高阻態(tài)，數(shù)據(jù)總線為高阻態(tài)，數(shù)據(jù)總線Dk為為高阻態(tài)高阻態(tài)?；?。基本RS觸發(fā)器既不能觸發(fā)器既不能輸出，也不能接受數(shù)據(jù)。輸出，也不能接受數(shù)據(jù)。back1/WR0/WR當(dāng)當(dāng)X Xi i=0=0時(shí)時(shí)，T T5 5和和T T6 6截止，基截止，基本本RS

20、RS觸發(fā)器不能與讀觸發(fā)器不能與讀/ /寫電寫電路相連，其狀態(tài)保持不變，路相連，其狀態(tài)保持不變，存儲單元未被選中。本單元存儲單元未被選中。本單元不影響同列的其他存儲單元不影響同列的其他存儲單元與位線交換數(shù)據(jù)。與位線交換數(shù)據(jù)。當(dāng)當(dāng)Y Yj j=0=0時(shí)時(shí)，T T7 7和和T T8 8截止，基截止，基本本RSRS觸發(fā)器同樣不能與讀觸發(fā)器同樣不能與讀/ /寫電路相連，其狀態(tài)保持不寫電路相連，其狀態(tài)保持不變，存儲單元同樣未被選中。變，存儲單元同樣未被選中。顯然，當(dāng)?shù)綦姇r(shí)基本顯然，當(dāng)?shù)綦姇r(shí)基本RSRS觸發(fā)器的數(shù)據(jù)丟失，所觸發(fā)器的數(shù)據(jù)丟失，所以，以，SRAMSRAM是揮發(fā)型存儲是揮發(fā)型存儲器。器。back圖

21、圖9.2.1 六管六管CMOS靜態(tài)存儲單元和讀寫電路靜態(tài)存儲單元和讀寫電路CSVDDDk&R/WXiYjBjBjT1T2T3T4T5T6T7T8存存儲儲單單元元G1G2G3QQ位線位線讀寫電路讀寫電路DGSBD、S可互換可互換G2.2.基本基本SRAMSRAM的結(jié)構(gòu)的結(jié)構(gòu)圖圖9.2.2 雙地址譯碼器雙地址譯碼器RAM的結(jié)構(gòu)框圖（的結(jié)構(gòu)框圖（256字字2位）位）行地址譯碼器行地址譯碼器列地址譯碼器列地址譯碼器A0A1A2A3A4A5A6A7X0X1X31Y0Y1.D0CS行字線行字線位線位線D1列字線列字線Y7存儲單元存儲單元讀寫讀寫電路電路讀寫讀寫電路電路R /W存存儲儲陣陣列列雙地址

22、譯碼雙地址譯碼:選中存儲單元需要行字線選中存儲單元需要行字線X Xi i和列字線和列字線Y Yj j同時(shí)為高電平。同時(shí)為高電平。backMCM6264MCM6264：MOTOROLAMOTOROLA公司生公司生產(chǎn)的靜態(tài)隨機(jī)存取存儲器。產(chǎn)的靜態(tài)隨機(jī)存取存儲器。OEOE：輸出使能，低電平有：輸出使能，低電平有效；效； CSCS：片選信號為，低電平：片選信號為，低電平有效。有效。存儲容量：存儲容量：8kB=8k8kB=8k8bit=65536bit8bit=65536bit說明說明：Z-高阻態(tài)，高阻態(tài)，O-數(shù)據(jù)輸出，數(shù)據(jù)輸出，I-數(shù)據(jù)輸入數(shù)據(jù)輸入back3. SRAM3. SRAM的操作定時(shí)的操作定

23、時(shí)為了保證存儲器準(zhǔn)確無誤地工作，作用到存儲器的地址、為了保證存儲器準(zhǔn)確無誤地工作，作用到存儲器的地址、數(shù)據(jù)和控制信號必須遵守一定的時(shí)間順序，即操作定時(shí)。數(shù)據(jù)和控制信號必須遵守一定的時(shí)間順序，即操作定時(shí)。 A12A1A0 數(shù)據(jù)有效 tAQ tOEQ tCSQ D7D1D0 21EECS+ OE 地址有效 tRC 圖 9.2.4 SRAM的讀周期 (1)讀周期讀周期讀操作要求指定字存儲單元讀操作要求指定字存儲單元的的地址、片選信號和輸出使地址、片選信號和輸出使能有效能有效，讀寫信號為，讀寫信號為高電平高電平（1/WR信號作用順序是信號作用順序是:1)指定指定字存儲單元的地址有效；字存儲單元的地址有

24、效；2)片選信號和輸出使能有效，即由高變低；片選信號和輸出使能有效，即由高變低；3)經(jīng)過一定時(shí)間后，經(jīng)過一定時(shí)間后，指定指定字存儲單元的數(shù)據(jù)輸字存儲單元的數(shù)據(jù)輸出到數(shù)據(jù)總線上。出到數(shù)據(jù)總線上。 back)/(WR(2)寫周期寫周期寫操作要求指定字存儲單元寫操作要求指定字存儲單元的的地址、片選信號和讀寫信地址、片選信號和讀寫信號號 有效。有效。0/WR信號間的定時(shí)關(guān)系如圖信號間的定時(shí)關(guān)系如圖9.2.5所示所示:1)指定指定字存儲單元的地址有效；字存儲單元的地址有效；2)片選信號有效，即由高變低；片選信號有效，即由高變低；3)待寫入的數(shù)據(jù)有效；待寫入的數(shù)據(jù)有效；4)讀寫信號有效，即由高變低；讀寫信

25、號有效，即由高變低；在在數(shù)據(jù)寫入到數(shù)據(jù)寫入到指定的指定的字存儲單元。字存儲單元。 期間，期間，對于大多數(shù)的對于大多數(shù)的SRAM，讀周期和寫周期相近，讀周期和寫周期相近，一般為幾十個(gè)納秒。一般為幾十個(gè)納秒。 back4. 4. 同步同步SRAMSRAM和異步和異步SRAMSRAM解決的辦法是：解決的辦法是：SRAMSRAM與與CPUCPU共用系統(tǒng)時(shí)鐘，共用系統(tǒng)時(shí)鐘，CPUCPU在時(shí)鐘的有在時(shí)鐘的有效沿前給出效沿前給出SRAMSRAM需要的地址、數(shù)據(jù)、片選、輸出使能和讀需要的地址、數(shù)據(jù)、片選、輸出使能和讀寫信號，時(shí)鐘有效沿到則將它們存于寫信號，時(shí)鐘有效沿到則將它們存于SRAMSRAM的寄存器中；的

26、寄存器中；CPUCPU不必等待，可以執(zhí)行其他指令，直到不必等待，可以執(zhí)行其他指令，直到SRAMSRAM完成完成CPUCPU要求要求的讀或?qū)懖僮?，通知的讀或?qū)懖僮鳎ㄖ狢PUCPU做相應(yīng)的處理。之后，做相應(yīng)的處理。之后，CPUCPU與與SRAMSRAM又可以進(jìn)行下一次信息交換。又可以進(jìn)行下一次信息交換。SRAM通常存儲中央處理器（通常存儲中央處理器（CPU）需要的程序和數(shù)）需要的程序和數(shù)據(jù)。因?yàn)閾?jù)。因?yàn)镾RAM的工作速度遠(yuǎn)低于的工作速度遠(yuǎn)低于CPU的速度，的速度，2者交者交換信息時(shí)換信息時(shí)CPU必須等待，使計(jì)算機(jī)達(dá)不到理想的工作必須等待，使計(jì)算機(jī)達(dá)不到理想的工作速度。速度。具有信號同步寄存器的具

27、有信號同步寄存器的SRAM稱為同步稱為同步SRAM，否則，稱，否則，稱為異步為異步SRAM。同步同步SRAM可以幫助可以幫助CPU高速執(zhí)行指令，高速執(zhí)行指令，即提高計(jì)算機(jī)的工作速度。即提高計(jì)算機(jī)的工作速度。back 同步同步SRAM框圖如圖框圖如圖9.2.6所示，所示，同步同步SRAM的核心的核心是異步是異步SRAM(地址譯碼器和存儲陣列地址譯碼器和存儲陣列)；同步；同步SRAM與與器件外部連接的地址、數(shù)據(jù)、片選、輸出使能和讀寫信器件外部連接的地址、數(shù)據(jù)、片選、輸出使能和讀寫信號均在時(shí)鐘號均在時(shí)鐘CP的上升沿鎖存于寄存器中，供的上升沿鎖存于寄存器中，供SRAM完成完成讀或?qū)懖僮?。讀或?qū)懖僮鳌

28、ack為了加速為了加速CPU與與SRAM的信息交流，同步的信息交流，同步SRAM通常具通常具有有地址爆發(fā)特征地址爆發(fā)特征。即輸入一個(gè)地址碼，同步。即輸入一個(gè)地址碼，同步SRAM可以可以讀或?qū)懴噜彽亩鄠€(gè)地址單元。讀或?qū)懴噜彽亩鄠€(gè)地址單元。假設(shè)計(jì)數(shù)器實(shí)現(xiàn)假設(shè)計(jì)數(shù)器實(shí)現(xiàn)2位二進(jìn)制加法計(jì)數(shù)位二進(jìn)制加法計(jì)數(shù)，初態(tài)為初態(tài)為00。 在爆發(fā)控制（在爆發(fā)控制（Burst Control）BC=1時(shí)，時(shí)，爆發(fā)邏輯電路的輸出如表爆發(fā)邏輯電路的輸出如表9.2.2所示。因此，可獲得所示。因此，可獲得4個(gè)個(gè)相鄰的地址碼，供相鄰的地址碼，供SRAM進(jìn)行讀或?qū)懖僮?。進(jìn)行讀或?qū)懖僮鳌?計(jì)數(shù)器 Q1 Q0 =1 =1 &

29、 BC CP A0 A1 A0 A1 back圖圖9.2.7爆發(fā)邏輯電路爆發(fā)邏輯電路9.2.2 9.2.2 動(dòng)態(tài)隨機(jī)存取存儲器（動(dòng)態(tài)隨機(jī)存取存儲器（DRAMDRAM）1. DRAM1. DRAM的動(dòng)態(tài)的動(dòng)態(tài)MOSMOS存儲單元存儲單元NMOS管管T和存儲電容和存儲電容CS組成動(dòng)態(tài)存儲單元。組成動(dòng)態(tài)存儲單元。缺點(diǎn)是缺點(diǎn)是:電容不能長期保持電容不能長期保持其電荷，必須定期（大約其電荷，必須定期（大約816個(gè)個(gè)mS內(nèi)）內(nèi)）補(bǔ)充電荷補(bǔ)充電荷（稱為刷新操作），（稱為刷新操作），比比SRAM操作復(fù)雜。操作復(fù)雜。 back單管動(dòng)態(tài)存儲單元的工作原單管動(dòng)態(tài)存儲單元的工作原理如下：理如下：（1 1）寫操作）寫操

30、作當(dāng)當(dāng)X Xi i=1=1、Refreh=0Refreh=0和和時(shí)，時(shí)，G G1 1處于工作態(tài)處于工作態(tài)、G G2 2和和G G3 3處于高阻態(tài)處于高阻態(tài)，NMOSNMOS管管T T導(dǎo)通導(dǎo)通。 如果如果D Dinin=1=1，則存儲電容，則存儲電容C CS S充充電，獲得足夠的電荷，實(shí)現(xiàn)電，獲得足夠的電荷，實(shí)現(xiàn)寫寫1 1操作操作；如果；如果D Dinin=0=0，則存，則存儲電容儲電容C CS S放電，電荷消失，放電，電荷消失，實(shí)現(xiàn)實(shí)現(xiàn)寫寫0 0操作操作。0/WRback（2 2）讀操作）讀操作當(dāng)當(dāng)Xi=1、Refreh=1和和時(shí)，時(shí)，G1處于高阻態(tài)處于高阻態(tài)、G2和和G3處于工作態(tài)處于工作態(tài)

31、，NMOS管管T導(dǎo)通導(dǎo)通。如果存儲電容如果存儲電容CS有電荷，經(jīng)有電荷，經(jīng)靈敏放大緩沖器靈敏放大緩沖器G2輸出輸出1（Dout=1），實(shí)現(xiàn)），實(shí)現(xiàn)讀讀1操作操作；如果存儲電容如果存儲電容CS沒有電荷，沒有電荷，則位線電壓不變，靈敏放大緩則位線電壓不變，靈敏放大緩沖器沖器G2輸出輸出0（Dout=0），實(shí)），實(shí)現(xiàn)現(xiàn)讀讀0操作操作。1/WRback由于電容不能長期保持電荷，所以必須對存儲電由于電容不能長期保持電荷，所以必須對存儲電容定期刷新。容定期刷新。如前所述，讀操作自動(dòng)刷新選定的如前所述，讀操作自動(dòng)刷新選定的存儲單元。但是，讀操作是隨機(jī)的，所以，在存儲單元。但是，讀操作是隨機(jī)的，所以，在DRA

32、MDRAM中，必須設(shè)置刷新定時(shí)電路，定時(shí)啟動(dòng)刷新中，必須設(shè)置刷新定時(shí)電路，定時(shí)啟動(dòng)刷新周期。周期。(3)刷新操作刷新操作back2.2.基本基本DRAMDRAM的結(jié)構(gòu)的結(jié)構(gòu)存儲單元是圖存儲單元是圖9.2.8所示的單管動(dòng)態(tài)存所示的單管動(dòng)態(tài)存儲單元，排列成儲單元，排列成1024行行1024列列的存儲陣列。的存儲陣列。地址位數(shù)多，通地址位數(shù)多，通常采用時(shí)分復(fù)用常采用時(shí)分復(fù)用輸入地址輸入地址.高10位地址碼A19A10首先輸入到10條地址信號線上 back3. 3. 基本基本DRAMDRAM的讀寫周期的讀寫周期從讀或?qū)懼芷陂_始，從讀或?qū)懼芷陂_始，RAS和和CAS依次變依次變低將行地址和列地低將行地址和

33、列地址順序送入址順序送入DRAM并譯碼。隨后，在并譯碼。隨后，在讀周期中，讀周期中，有效數(shù)據(jù)輸出到，有效數(shù)據(jù)輸出到Dout；在寫周期中，在寫周期中，輸入數(shù)據(jù)通過，輸入數(shù)據(jù)通過Din寫入到指定單元中寫入到指定單元中保存。保存。1/WR0/WRback4. DRAM4. DRAM的類型的類型 除前述的基本DRAM外， 為了提高DRAM的訪問速度，出現(xiàn)了快速頁模式DRAM(FPM DRAMFast Page Mode DRAM)、 擴(kuò)展數(shù)據(jù)輸出DRAM (EDO DRAM-Extended Data Output DRAM)、 爆發(fā)式擴(kuò)展數(shù)據(jù)輸出DRAM(BEDO DRAM-Burst Extend

34、ed Data Output DRAM)和 同步DRAM (SDRAM-Synchronous DRAM)。 back對于對于FPM DRAM，輸入一個(gè)行地址，其后可輸入多個(gè)列地址，它們，輸入一個(gè)行地址，其后可輸入多個(gè)列地址，它們和行地址分別組成全地址，選中字存儲單元并進(jìn)行讀或?qū)懖僮骱托械刂贩謩e組成全地址，選中字存儲單元并進(jìn)行讀或?qū)懖僮?。以讀操作為例，操作時(shí)序如圖以讀操作為例，操作時(shí)序如圖9.2.11。注意，在。注意，在FPM DRAM中，中，當(dāng)列地址選通信號當(dāng)列地址選通信號CAS無效時(shí)，沒有輸出數(shù)據(jù)，見圖無效時(shí)，沒有輸出數(shù)據(jù)，見圖9.2.11的倒數(shù)的倒數(shù)第二行波形。第二行波形。擴(kuò)展數(shù)據(jù)輸出擴(kuò)

35、展數(shù)據(jù)輸出DRAM（EDO DRAM）可以）可以擴(kuò)展輸出數(shù)據(jù)的有效時(shí)擴(kuò)展輸出數(shù)據(jù)的有效時(shí)間間，直到，直到CAS再次有效為止，如圖再次有效為止，如圖9.2.11的最后一行波形的最后一行波形back9.3 9.3 只讀存儲器（只讀存儲器（ROMROM） ROM最突出的特征是掉電后數(shù)據(jù)不丟失，用最突出的特征是掉電后數(shù)據(jù)不丟失，用于存儲數(shù)字系統(tǒng)中固定不變的數(shù)據(jù)和程序于存儲數(shù)字系統(tǒng)中固定不變的數(shù)據(jù)和程序 .ROM分為掩模分為掩模ROM(Mask ROM)和可編程和可編程ROM（PROM-Programmable ROM）。Mask ROM的數(shù)據(jù)是制造過程中寫入的，可永久保存，但使用者的數(shù)據(jù)是制造過程中寫

36、入的，可永久保存，但使用者不能改寫。不能改寫。PROM的數(shù)據(jù)則是由使用者通過編程工具的數(shù)據(jù)則是由使用者通過編程工具寫入的。寫入的。ROM的尋址方式與的尋址方式與RAM相同，采用隨機(jī)尋址相同，采用隨機(jī)尋址，即用地，即用地址譯碼器選擇址譯碼器選擇字字存儲單元。存儲單元。ROM可以用雙極型或單極型（可以用雙極型或單極型（MOS）元件實(shí)現(xiàn)）元件實(shí)現(xiàn)。 back9.3.1 9.3.1 掩模只讀存儲器掩模只讀存儲器(Mask ROM)(Mask ROM)1掩模只讀存儲器的存儲單元掩模只讀存儲器的存儲單元 圖（圖（a），）， T的柵極與字的柵極與字線線Xi相連。相連。當(dāng)當(dāng)Xi=1、OE=0時(shí)，時(shí)，T導(dǎo)導(dǎo)通，

37、位線為低電平通，位線為低電平，G為工作態(tài)為工作態(tài)，DOUT=1，存，存儲單元記憶儲單元記憶1。 圖圖(b)中，中，T的柵極與的柵極與字線字線Xi不相連。當(dāng)不相連。當(dāng)Xi=1、OE=0時(shí)，時(shí)，T不導(dǎo)通，位不導(dǎo)通，位線為高電平，線為高電平，G為工作為工作態(tài)，態(tài)，DOUT=0，存儲單元，存儲單元記憶記憶0。掩模只讀存儲器的存儲單元用半導(dǎo)體元件的有或無表示掩模只讀存儲器的存儲單元用半導(dǎo)體元件的有或無表示1或或0 back101001102掩模只讀存儲器的結(jié)構(gòu)掩模只讀存儲器的結(jié)構(gòu)圖中圖中地址譯碼器輸出高電平地址譯碼器輸出高電平有效。在存儲陣列中，字線有效。在存儲陣列中，字線與位線的交叉處是存儲單元，與位

38、線的交叉處是存儲單元，有元件為有元件為1，無元件為，無元件為00101100010121101013020101012103AAAAXXDAAAAXXDAAAAXXDAAAAAAXXXD+存儲器的數(shù)據(jù)輸出變量是數(shù)據(jù)為存儲器的數(shù)據(jù)輸出變量是數(shù)據(jù)為1所對所對應(yīng)的地址變量組成的最小項(xiàng)的邏輯和應(yīng)的地址變量組成的最小項(xiàng)的邏輯和 back9.3.2 9.3.2 可編程只讀存儲器（可編程只讀存儲器（PROMPROM） 掩模掩模ROM的存儲數(shù)據(jù)由制造商在生產(chǎn)過程中寫入，的存儲數(shù)據(jù)由制造商在生產(chǎn)過程中寫入，對系統(tǒng)設(shè)計(jì)者開發(fā)新產(chǎn)品很不方便。因此，出現(xiàn)對系統(tǒng)設(shè)計(jì)者開發(fā)新產(chǎn)品很不方便。因此，出現(xiàn)了由用戶寫入數(shù)據(jù)的可編

39、程了由用戶寫入數(shù)據(jù)的可編程ROM（PROM） 可編程可編程ROM分為可改寫一次的分為可改寫一次的PROM（沿用（沿用PROM的名稱）和可反復(fù)改寫的的名稱）和可反復(fù)改寫的EPROM(Erasable Programmable ROM) 用紫外光擦除的EPROM記為UV EPROM(Ultraviolet EPROM，常簡記為EPROM)，用電方法擦除的EPROM記為EEPROM或E2PROM(Electrical EPROM) back1 1PROMPROM的存儲單元的存儲單元 PROM的存儲單元由一個(gè)的存儲單元由一個(gè)NMOS管和一個(gè)熔絲組成。管和一個(gè)熔絲組成。 在在編程過程中編程過程中，編程器

40、產(chǎn)，編程器產(chǎn)生足夠大的電流注入欲寫生足夠大的電流注入欲寫0單元，燒斷熔絲；寫單元，燒斷熔絲；寫1單元單元?jiǎng)t不注入電流。則不注入電流。 正常工作時(shí)，熔絲不會(huì)被正常工作時(shí)，熔絲不會(huì)被燒斷燒斷，因此，保留熔絲的，因此，保留熔絲的單元存儲單元存儲1，燒斷熔絲的單，燒斷熔絲的單元存儲元存儲0。由于燒斷的熔絲由于燒斷的熔絲不能修復(fù)，故不能修復(fù)，故PROM只能只能編程一次。編程一次。 back有元件為有元件為1，無元件為，無元件為02 2UV EPROMUV EPROM的存儲單元的存儲單元 可多次編程的可多次編程的EPROM必須必須采用可修復(fù)的元件。采用可修復(fù)的元件。UV EPROM使用的可修復(fù)的元使用的可

41、修復(fù)的元件是件是有兩個(gè)柵極有兩個(gè)柵極的疊柵雪崩的疊柵雪崩注入注入MOS管管(SIMOS）。）。 浮柵上浮柵上未注入負(fù)電荷未注入負(fù)電荷前，前，SIMOS管的管的開啟電壓低開啟電壓低，正正常的柵源電壓可使常的柵源電壓可使SIMOS 管管導(dǎo)通導(dǎo)通。在浮柵上注入足夠的在浮柵上注入足夠的負(fù)電荷負(fù)電荷后，后，開啟電壓增加開啟電壓增加，正常的柵源電壓則不能使正常的柵源電壓則不能使SIMOS管導(dǎo)通。管導(dǎo)通。 back控制柵極控制柵極 浮柵上無電荷時(shí)浮柵上無電荷時(shí)，字線高電，字線高電平使平使SIMOSSIMOS導(dǎo)通，等效為存儲單導(dǎo)通，等效為存儲單元有元件，元有元件，存儲存儲1 1； 浮柵上有負(fù)電荷時(shí)浮柵上有負(fù)電

42、荷時(shí)，字線高，字線高電平不能使電平不能使SIMOSSIMOS導(dǎo)通，等效為導(dǎo)通，等效為存儲單元無元件，存儲單元無元件，存儲存儲0 0。 因此，因此，SIMOSSIMOS管是用浮柵上是管是用浮柵上是否有負(fù)電荷來存儲二值數(shù)據(jù)的。否有負(fù)電荷來存儲二值數(shù)據(jù)的。 UV EPROM出廠時(shí)浮柵上無電荷。為了在浮柵上注入電荷，控制柵極和漏極對源極同時(shí)作用比正常電源電壓高許多的電壓.UV EPROM的封裝頂部的封裝頂部有一個(gè)石英窗，有一個(gè)石英窗，紫外光紫外光可直接照射可直接照射到到SIMOS管管上，照射上，照射15到到20分鐘后，分鐘后，浮柵上的電子獲得足夠浮柵上的電子獲得足夠的能量，穿過的能量，穿過SiO2回到

43、回到襯底中。襯底中。 back3 3E E2 2PROMPROM的存儲單元的存儲單元E2PROM也是利用浮柵上是否有負(fù)電荷也是利用浮柵上是否有負(fù)電荷來存儲二值數(shù)據(jù)的來存儲二值數(shù)據(jù)的 ，與，與SIMOS管的區(qū)別管的區(qū)別是，隧道是，隧道MOS管的漏區(qū)與浮柵之間有一管的漏區(qū)與浮柵之間有一個(gè)極薄的個(gè)極薄的SiO2交疊區(qū)，厚度約交疊區(qū)，厚度約80（埃）（埃） 當(dāng)控制柵加足夠大的電壓時(shí)，當(dāng)控制柵加足夠大的電壓時(shí)，交疊區(qū)產(chǎn)生很強(qiáng)的電場，電子交疊區(qū)產(chǎn)生很強(qiáng)的電場，電子穿過交疊區(qū)到達(dá)浮柵（注入電穿過交疊區(qū)到達(dá)浮柵（注入電子），這種現(xiàn)象稱為子），這種現(xiàn)象稱為隧道效應(yīng)隧道效應(yīng)。隧道效應(yīng)是雙向的，即漏柵間隧道效應(yīng)是雙

44、向的，即漏柵間加前述相反的電壓，則電子離加前述相反的電壓，則電子離開浮柵（擦除電子）。開浮柵（擦除電子）。 隧道隧道MOS管的電子注入和擦除管的電子注入和擦除是在漏極與控制柵極之間利用是在漏極與控制柵極之間利用隧道機(jī)理進(jìn)行的，這個(gè)特點(diǎn)和隧道機(jī)理進(jìn)行的，這個(gè)特點(diǎn)和存儲單元的結(jié)構(gòu)決定了存儲單元的結(jié)構(gòu)決定了E2PROM只能只能以字為單位以字為單位改寫改寫數(shù)據(jù)。數(shù)據(jù)。 back隧道隧道9.4 9.4 閃存（閃存（Flash MemoriesFlash Memories） 閃存的結(jié)構(gòu)和ROM相同，結(jié)構(gòu)也和ROM相同。 9.4.19.4.1閃存的存儲單元閃存的存儲單元 閃存閃存MOS管的結(jié)構(gòu)與管的結(jié)構(gòu)與S

45、IMOS 相似，但有相似，但有2點(diǎn)不點(diǎn)不同，同，一是浮柵與襯底間的一是浮柵與襯底間的SiO2厚度不同厚度不同，SIMOS厚厚（3040nm）, 閃存閃存MOS管?。ü鼙。?015nm）；）；二是二是閃存閃存MOS管的源極和漏極管的源極和漏極的的N+區(qū)不對稱，漏區(qū)小，區(qū)不對稱，漏區(qū)小，源區(qū)大源區(qū)大；浮柵與源區(qū)交疊，；浮柵與源區(qū)交疊，形成比形成比EEPROM的隧道的隧道MOS管更小的隧道區(qū)。管更小的隧道區(qū)。 因此，閃存的擦除和注入電壓??；由于存儲陣列的閃存MOS管的源極全部連接在一起，利用隧道效應(yīng)，可以實(shí)現(xiàn)眾多存儲單元的批量擦除。 back隧道隧道9.4.29.4.2閃存的特點(diǎn)和應(yīng)用閃存的特點(diǎn)和應(yīng)

46、用 理想的存儲器具有大容量、非易失、在系統(tǒng)讀寫能力、較理想的存儲器具有大容量、非易失、在系統(tǒng)讀寫能力、較高的操作速度和低成本等特點(diǎn)。高的操作速度和低成本等特點(diǎn)。ROM、PROM、UV EPROM、EEPROM、SRAM和和DRAM，在前述的某些方，在前述的某些方面各具有一定優(yōu)勢，面各具有一定優(yōu)勢，只有閃存綜合具有理想存儲器的特點(diǎn)，只有閃存綜合具有理想存儲器的特點(diǎn)，只是在寫入速度方面比只是在寫入速度方面比SRAM和和DRAM差差。 * 寫入速度是與SRAM比較的。 存儲器存儲器 非易失 高密度 單管存儲單元 在系統(tǒng)寫入 寫速度 * 閃存閃存 YES YES YES YES 較快 SRAMSRAM NO NO NO YES 最快 DRAMDRAM NO YES YES YES