數(shù)字邏輯(第二版)毛法堯課后題答案(1-6章)

1、數(shù)字邏輯習(xí)題解答習(xí)題一1.1 把下列不同進(jìn)制數(shù)寫(xiě)成按權(quán)展開(kāi)式: (4517.239)10= 4×103+5×102+1×101+7×100+2×10-1+3×10-2+9×10-3 (10110.0101)2=1×24+0×23+1×22+1×21+0×20+0×2-1+1×2-2+0×2-3+1×2-4 (325.744)8=3×82+2×81+5×80+7×8-1+4×8-2+4&#

2、215;8-3 (785.4AF)16=7×162+8×161+5×160+4×16-1+A×16-2+F×16-31.2 完成下列二進(jìn)制表達(dá)式的運(yùn)算:1.3 將下列二進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)： (1110101)2=(165)8=(75)16=7×16+5=(117)10 (0.110101)2=(0.65)8=(0.D4)16=13×16-1+4×16-2=(0.828125)10 (10111.01)2=(27.2)8=(17.4)16=1×16+7+4×16-

3、1=(23.25)101.4 將下列十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù),精確到小數(shù)點(diǎn)后5位： (29)10=(1D)16=(11101)2=(35)8 (0.207)10=(0.34FDF)16=(0.001101)2=(0.15176)8 (33.333)10=(21.553F7)16=(100001.010101)2=(41.25237)81.5 如何判斷一個(gè)二進(jìn)制正整數(shù)B=b6b5b4b3b2b1b0能否被(4)10整除? 解: 一個(gè)二進(jìn)制正整數(shù)被(2)10除時(shí),小數(shù)點(diǎn)向左移動(dòng)一位, 被(4)10除時(shí),小數(shù)點(diǎn)向左移動(dòng)兩位,能被整除時(shí),應(yīng)無(wú)余數(shù),故當(dāng)b1=0和b0=0時(shí), 二進(jìn)制

4、正整數(shù)B=b6b5b4b3b2b1b0能否被(4)10整除.1.6 寫(xiě)出下列各數(shù)的原碼、反碼和補(bǔ)碼： 0.1011 0.1011原=0.1011; 0.1011反=0.1011; 0.1011補(bǔ)=0.1011 0.0000 0.000原=0.0000; 0.0000反=0.0000; 0.0000補(bǔ)=0.0000 -10110 -10110原=110110; -10110反=101001; -10110補(bǔ)=1010101.7 已知N補(bǔ)=1.0110,求N原,N反和N. 解:由N補(bǔ)=1.0110得: N反=N補(bǔ)-1=1.0101, N原=1.1010,N=-0.10101.8 用原碼、反碼和補(bǔ)碼

5、完成如下運(yùn)算： 0000101-0011010 0000101-0011010原=10010101；0000101-0011010=-0010101。 0000101-0011010反=0000101反+-0011010反=00000101+11100101=11101010 0000101-0011010=-0010101 0000101-0011010補(bǔ)=0000101補(bǔ)+-0011010補(bǔ)=00000101+11100110=11101011 0000101-0011010=-0010101 0.010110-0.100110 0.010110-0.100110原=1.010000；0.

6、010110-0.100110=-0.010000。 0.010110-0.100110反=0.010110反+-0.100110反=0.010110+1.011001=1.101111 0.010110-0.100110=-0.010000; 0.010110-0.100110補(bǔ)=0.010110補(bǔ)+-0.100110補(bǔ)=0.010110+1.011010=1.110000 0.010110-0.100110=-0.0100001.9 分別用“對(duì)9的補(bǔ)數(shù)”和“對(duì)10的補(bǔ)數(shù)”完成下列十進(jìn)制數(shù)的運(yùn)算：2550-1232550-1239補(bǔ)=25509補(bǔ)+-1239補(bǔ)=02550+99876=024

7、27 2550-123=24272550-12310補(bǔ)=255010補(bǔ)+-12310補(bǔ)=02550+99877=02427 2550-123=2427 537-846537-8469補(bǔ)=5379補(bǔ)+-8469補(bǔ)=0537+9153=9690 537-846=-309537-84610補(bǔ)=53710補(bǔ)+-84610補(bǔ)=0537+9154=9691 537-846=-3091.10 將下列8421BCD碼轉(zhuǎn)換成二進(jìn)制數(shù)和十進(jìn)制數(shù): (0110,1000,0011)8421BCD=(1010101011)2=(683)10 (0100,0101.1001)8421BCD=(101101.111001

8、10)2=(45.9)101.11 試用8421BCD碼、余3碼、和格雷碼分別表示下列各數(shù)： (578)10=(0101,0111,1000)8421BCD=(1000,1010,1011)余3碼=(1001000010)2=(1101100011)Gray (1100110)2=(1010101)Gray=(102)10=(0001,0000,0010)8421BCD=(0100,0011,0101)余3碼習(xí)題二2.1 分別指出變量（A,B,C,D）在何種取值組合時(shí)，下列函數(shù)值為1。 如下真值表中共有6種如下真值表中共有8種如下真值表中除0011、1011、1111外共有13種：2.2 用邏

9、輯代數(shù)公理、定理和規(guī)則證明下列表達(dá)式： 證明:左邊=右邊 原等式成立. 證明:左邊=右邊 原等式成立. 證明:左邊= =右邊 原等式成立. 證明:右邊=左邊 原等式成立. 證明:左邊=右邊 原等式成立.2.3 用真值表檢驗(yàn)下列表達(dá)式： 2.4 求下列函數(shù)的反函數(shù)和對(duì)偶函數(shù)： 2.5 回答下列問(wèn)題： 已知 X+Y=X+Z，那么，Y=Z。正確嗎？為什么？答：正確。因?yàn)閄+Y=X+Z，故有對(duì)偶等式XY=XZ。所以 Y= Y + XY=Y+XZ=(X+Y)(Y+Z) =(X+Y)(Y+Z) Z= Z + XZ=Z+XY=(X+Z)(Y+Z) =(X+Y)(Y+Z)故Y=Z。 已知 XY=XZ，那么，Y

10、=Z。正確嗎？為什么？答：正確。 因?yàn)閄Y=XZ的對(duì)偶等式是X+Y=X+Z，又因?yàn)?Y= Y + XY=Y+XZ=(X+Y)(Y+Z) =(X+Y)(Y+Z) Z= Z + XZ=Z+XY=(X+Z)(Y+Z) =(X+Y)(Y+Z)故Y=Z。已知 X+Y=X+Z，且 XY=XZ，那么，Y=Z。正確嗎？為什么？答：正確。 因?yàn)閄+Y=X+Z，且 XY=XZ，所以 Y= Y + XY= Y + XZ=(X+Y)(Y+Z)=(X+Z)(Y+Z)=Z+XY=Z+XZ=Z已知 X+Y=XZ，那么，Y=Z。正確嗎？為什么？答：正確。因?yàn)閄+Y=XZ，所以有相等的對(duì)偶式XY=X+Z。Y= Y + XY=

11、Y +（X + Z）=X+Y+ZZ = Z +XZ =Z + ( X + Y ) =X+Y+Z故Y=Z。2.6 用代數(shù)化簡(jiǎn)法化簡(jiǎn)下列函數(shù)： 2.7 將下列函數(shù)表示成“最小項(xiàng)之和”形式和“最大項(xiàng)之積”形式： =m(0,4,5,6,7)= M(1,2,3)（如下卡諾圖1） =m(4,5,6,7,12,13,14,15)= M(0,1,2,3,8,9,10,11) （如下卡諾圖2） =m(0,1,2,3,4)= M(5,6,7,8,9,10,11,12,13,14,15) （如下卡諾圖3）2.8 用卡諾圖化簡(jiǎn)下列函數(shù),并寫(xiě)出最簡(jiǎn)“與-或”表達(dá)式和最簡(jiǎn)“或-與”表達(dá)式： = =或= = =2.9 用卡

12、諾圖判斷函數(shù)和有何關(guān)系。 = =可見(jiàn)，2.10 卡諾圖如下圖所示，回答下面兩個(gè)問(wèn)題： 若,當(dāng)取何值時(shí)能得到取簡(jiǎn)的“與或”表達(dá)式。從以上兩個(gè)卡諾圖可以看出,當(dāng)=1時(shí), 能得到取簡(jiǎn)的“與或”表達(dá)式。 和各取何值時(shí)能得到取簡(jiǎn)的“與或”表達(dá)式。從以上兩個(gè)卡諾圖可以看出,當(dāng)=1和=1時(shí), 能得到取簡(jiǎn)的“與或”表達(dá)式。2.11 用卡諾圖化簡(jiǎn)包含無(wú)關(guān)取小項(xiàng)的函數(shù)和多輸出函數(shù)。 m(0,2,7,13,15)+ d(1,3,4,5,6,8,10) 習(xí)題三3.1 將下列函數(shù)簡(jiǎn)化,并用“與非”門(mén)和“或非”門(mén)畫(huà)出邏輯電路。m(0,2,3,7)= = M(3,6)= m(0,1,2,4,5,7)= = = =3.2 將

13、下列函數(shù)簡(jiǎn)化,并用“與或非”門(mén)畫(huà)出邏輯電路。 = m(1,2,6,7,8,9,10,13,14,15)= 3.3 分析下圖3.48所示邏輯電路圖,并求出簡(jiǎn)化邏輯電路。 解：如上圖所示，在各個(gè)門(mén)的輸出端標(biāo)上輸出函數(shù)符號(hào)。則 =A（BC）+C（AB）真值表和簡(jiǎn)化邏輯電路圖如下，邏輯功能為：依照輸入變量ABC的順序，若A或C為1，其余兩個(gè)信號(hào)相同，則電路輸出為1，否則輸出為0。3.4 當(dāng)輸入變量取何值時(shí)，圖3.49中各邏輯電路圖等效。 解：當(dāng)和的取值相同（即都取0或1）時(shí)，這三個(gè)邏輯電路圖等效。3.5 假定代表一個(gè)兩位二進(jìn)制正整數(shù)，用“與非”門(mén)設(shè)計(jì)滿(mǎn)足如下要求的邏輯電路： ；（Y也用二進(jìn)制數(shù)表示）因

14、為一個(gè)兩位二進(jìn)制正整數(shù)的平方的二進(jìn)制數(shù)最多有四位，故輸入端用A、B兩個(gè)變量，輸出端用Y3、Y2、Y1、Y0四個(gè)變量。真值表： 真值表： Y3=AB，Y2=，Y1=0，Y0=+ AB =B,邏輯電路為: ，（Y也用二進(jìn)制數(shù)表示）因?yàn)橐粋€(gè)兩位二進(jìn)制正整數(shù)的立方的二進(jìn)制數(shù)最多有五位，故輸入端用A、B兩個(gè)變量，輸出端用Y4、Y3、Y2、Y1、Y0五個(gè)變量?？闪谐稣嬷当?Y4=AB，Y3=，Y2=0，Y1= AB ,Y0=+ AB =B,邏輯電路如上圖。3.6 設(shè)計(jì)一個(gè)一位十進(jìn)制數(shù)（8421BCD碼）乘以5的組合邏輯電路，電路的輸出為十進(jìn)制數(shù)（8421BCD碼）。實(shí)現(xiàn)該邏輯功能的邏輯電路圖是否不需要任何

15、邏輯門(mén)？解：因?yàn)橐粋€(gè)一位十進(jìn)制數(shù)（8421BCD碼）乘以5所得的的十進(jìn)制數(shù)（8421BCD碼）最多有八位，故輸入端用A、B、C、D四個(gè)變量，輸出端用Y7、Y6、Y5、Y4、Y3、Y2、Y1、Y0八個(gè)變量。真值表： 用卡諾圖化簡(jiǎn)：Y7=0，Y6=A，Y5=B，Y4=C，Y3=0，Y2=D ，Y1=0，Y0=D 。邏輯電路如下圖所示，在化簡(jiǎn)時(shí)由于利用了無(wú)關(guān)項(xiàng)，本邏輯電路不需要任何邏輯門(mén)。3.7 設(shè)計(jì)一個(gè)能接收兩位二進(jìn)制Y=y1y0,X=x1x0,并有輸出Z=z1z2的邏輯電路,當(dāng)Y=X時(shí),Z=11,當(dāng)Y>X時(shí),Z=10,當(dāng)Y<X時(shí),Z=01。用“與非”門(mén)實(shí)現(xiàn)該邏輯電路。解：根據(jù)題目要求

16、的功能，可列出真值表如下：用卡諾圖化簡(jiǎn)：z1=+z2=+轉(zhuǎn)化為“與非與非”式為：邏輯電路為：3.8 設(shè)計(jì)一個(gè)檢測(cè)電路,檢測(cè)四位二進(jìn)制碼中1的個(gè)數(shù)是否為奇數(shù),若為偶數(shù)個(gè)1,則輸出為1,否則為0。解：用A、B、C、D代表輸入的四個(gè)二進(jìn)制碼，F(xiàn)為輸出變量，依題意可得真值表：卡諾圖不能化簡(jiǎn)：用“與非”門(mén)實(shí)現(xiàn)的邏輯電路為：用異或門(mén)實(shí)現(xiàn)的電路為3.9 判斷下列函數(shù)是否存在冒險(xiǎn),并消除可能出現(xiàn)的冒險(xiǎn)。 解:不存在冒險(xiǎn);存在冒險(xiǎn),消除冒險(xiǎn)的辦法是添加一冗余項(xiàng)BD;即： 也存在冒險(xiǎn),消除冒險(xiǎn)的辦法也是添加一冗余因子項(xiàng) . 即： .習(xí)題四4.1 圖4.55所示為一個(gè)同步時(shí)序邏輯電路,試寫(xiě)出該電路的激勵(lì)函數(shù)和輸出函

17、數(shù)表達(dá)式。解：輸出函數(shù)：； ；激勵(lì)函數(shù)：；。4.2 已知狀態(tài)表如表4.45所示，作出相應(yīng)的狀態(tài)圖。解：狀態(tài)圖為：4.3 已知狀態(tài)圖如圖4.56所示，作出相應(yīng)的狀態(tài)表。解：相應(yīng)的狀態(tài)表為：4.4 圖4.57所示狀態(tài)圖表示一個(gè)同步時(shí)序邏輯電路處于其中某一個(gè)未知狀態(tài)，。為了確定這個(gè)初始狀態(tài)，可加入一個(gè)輸入序列，并觀(guān)察輸出序列。如果輸入序列和相應(yīng)的輸出序列為00/0、01/1、00/0、10/0、11/1，試確定該同步時(shí)序電路的初始狀態(tài)。解：為分析問(wèn)題的方便，下面寫(xiě)出狀態(tài)表：當(dāng)輸入序列和相應(yīng)的輸出序列為00/0時(shí)，A、B、C、D都符合條件，但當(dāng)序列為01/1時(shí)要轉(zhuǎn)為B態(tài)或C態(tài)，就排除了A、D態(tài)；下一個(gè)

18、序列為00/0時(shí)，B、C保持原態(tài)，接著序列為10/0時(shí)，B態(tài)轉(zhuǎn)為A態(tài)，C態(tài)轉(zhuǎn)為D態(tài)，但當(dāng)最后一個(gè)序列為11/1時(shí)，只有D態(tài)才有可能輸出1，這就排除了B態(tài)。故確定該同步時(shí)序電路的初始狀態(tài)為C態(tài)。 即C（初態(tài)）（00/0）C（01/1）C（00/0）C（10/0）D（11/1）C4.5 分析圖4.58所示同步電路，作出狀態(tài)圖和狀態(tài)表，并說(shuō)明該電路的邏輯功能。解：激勵(lì)方程： ；; 輸出方程： 。 各觸發(fā)器的狀態(tài)方程為： =； =0;由圖可見(jiàn)，該電路的邏輯功能為：在時(shí)鐘脈沖作用下，輸入任意序列x均使電路返回00狀態(tài)。4.6 圖4.59為一個(gè)串行加法器邏輯框圖，試作出其狀態(tài)圖和狀態(tài)表。解: 狀態(tài)圖和狀態(tài)

19、表為:4.7 作1010序列檢測(cè)器的狀態(tài)圖，已知輸入、輸出序列為輸入：0 0 1 0 1 0 0 1 0 1 0 1 0 1 0 1 1 0 輸出：0 0 0 0 0 1 0 0 0 0 1 0 1 0 1 0 0 0解：1010序列檢測(cè)器的狀態(tài)圖如右。4.8 設(shè)計(jì)一個(gè)代碼檢測(cè)器，電路串行輸入余3碼，當(dāng)輸入非法數(shù)字時(shí)電路輸出為0，否則輸出為1，試作出狀態(tài)圖。解：余3碼的非法數(shù)字有六個(gè)，即0000，0001，0010，1101，1110，1111。故其原始狀態(tài)圖為：4.9 簡(jiǎn)化表4.46所示的完全確定狀態(tài)表。解：表4.46所示的完全確定狀態(tài)表的隱含表為：考察給定的狀態(tài)表，比較狀態(tài)C和F。不論輸入

20、x是1還是0，它們所產(chǎn)生的輸出都相同。當(dāng)x=0時(shí)，所建立的次態(tài)也相同；但當(dāng)x=1時(shí)，它們的次態(tài)不相同： N（C，1）=A N（F，1）=D于是狀態(tài)C，F(xiàn)能否合并，取決于狀態(tài)A，D能否合并。對(duì)于狀態(tài)A和D。不論輸入x是1還是0，它們所產(chǎn)生的輸出都分別相同。當(dāng)x=1時(shí)，它們的次態(tài)為現(xiàn)態(tài)的交錯(cuò)，但當(dāng)x=0時(shí)，它們的次態(tài)卻不相同： N（A，0）=E N（D，0）=B因此，狀態(tài)A，D能否合并，取決于狀態(tài)B，E能否合并。對(duì)于狀態(tài)B和E。不論輸入x是1還是0，它們所產(chǎn)生的輸出都分別相同。但當(dāng)x=0時(shí)，它們的次態(tài)不同： N（B，0）=A N（E，0）=D當(dāng)x=1時(shí)，它們所建立的次態(tài)也不相同： N（B，1）=F

21、 N（E，1）=C可以發(fā)現(xiàn)：狀態(tài)CF、AD和BE能否各自合并，出現(xiàn)如上循環(huán)關(guān)系：顯然，由于這個(gè)循環(huán)中的各對(duì)狀態(tài)，在不同的現(xiàn)輸入下所產(chǎn)生的輸出是分別相同的，因而從循環(huán)中的某一狀態(tài)時(shí)出發(fā)，都能保證所有的輸入序列下所產(chǎn)生的輸出序列都相同。所以，循環(huán)中各對(duì)狀態(tài)分別可以合并。令 A=A，D， B=B，E C=C，F(xiàn)代入原始狀態(tài)表中簡(jiǎn)化后，再令D、E代替G、H，可得最小化狀態(tài)表。4.10 簡(jiǎn)化表4.47所示的不完全確定狀態(tài)表。解：由給定的不完全確定狀態(tài)表畫(huà)出隱含表，可以得出全部相容狀態(tài)對(duì)有五個(gè)，為： （A，B）、（C，D）、（C，E）、（A，D）、（B，C）,從這五個(gè)相容狀態(tài)對(duì)可以看出它們本身就是最大相容

22、類(lèi)。作出閉覆蓋表尋找最小閉覆蓋。從閉覆蓋表可以得出兩種最小化方案及對(duì)應(yīng)的最小化狀態(tài)表：從這兩個(gè)方案可以看出，方案一相容類(lèi)數(shù)目最少，是最佳方案。4.11 按照狀態(tài)分配基本原則，將表4.48所示的狀態(tài)表轉(zhuǎn)換成二進(jìn)制狀態(tài)表。解：給定的狀態(tài)表中共有A、B、C、D四個(gè)狀態(tài)，其中B態(tài)和C態(tài)是可以合并的最大相容類(lèi)，可看成一個(gè)狀態(tài)，如B態(tài)。則根據(jù)狀態(tài)分配原則1)，A和B應(yīng)分配相鄰代碼；根據(jù)狀態(tài)分配原則2)，A和B，B和D應(yīng)分配相鄰代碼；根據(jù)狀態(tài)分配原則3)，A和B、B和D應(yīng)分配相鄰代碼，根據(jù)狀態(tài)分配原則4)，狀態(tài)B的代碼應(yīng)分配為00。 從分配二進(jìn)制代碼的卡諾圖得代碼分配結(jié)果：B為00；A為01；D為10。C為

23、11是不會(huì)出現(xiàn)的狀態(tài)，可作無(wú)關(guān)項(xiàng)處理。于是可得二進(jìn)制狀態(tài)表。4.12 若分別用J-K、T和D觸發(fā)器作同步時(shí)序電路的存儲(chǔ)電路，試根據(jù)表4.49所示的二進(jìn)制狀態(tài)表設(shè)計(jì)同步時(shí)序電路，并進(jìn)行比較。解：下面畫(huà)出了分別用J-K、T和D觸發(fā)器作同步時(shí)序電路的存儲(chǔ)電路時(shí)的激勵(lì)函數(shù)和輸出函數(shù)卡諾圖：各觸發(fā)器的激勵(lì)函數(shù)和輸出函數(shù)的表達(dá)式如下：； ； ；=各邏輯電路為： 由此可見(jiàn)，使用JK觸發(fā)器線(xiàn)路較為簡(jiǎn)單，門(mén)電路較少，成本較低。4.13 設(shè)計(jì)一個(gè)能對(duì)兩個(gè)二進(jìn)制數(shù)X=x1,x2,xn和Y=y1, y 2, y n進(jìn)行比較的同步時(shí)序電路，其中，X，Y串行地輸入到電路的x，y輸入端。比較從x1， y 1開(kāi)始，依次進(jìn)行到

24、xn， y n。電路有兩個(gè)輸出Zx和Zy，若比較結(jié)果XY，則Zx為1，Zy為0；若XY，則Zy為1，Zx為0；若X=Y，則Zx 和 Zy都為。要求用盡可能少的狀態(tài)數(shù)作出狀態(tài)圖和狀態(tài)表，并作盡可能的邏輯門(mén)和觸發(fā)器來(lái)實(shí)現(xiàn)。解：兩個(gè)數(shù)進(jìn)行比較時(shí)，先比較高位，然后比較低位。若xi= y i=0或1，兩個(gè)輸出Zx 和 Zy=1，還應(yīng)比較低一位，若還相等，則兩個(gè)輸出不變。，若所有的位的數(shù)都相等，最后輸出Zx 和 Zy=1，表示比較結(jié)果X=Y。比較過(guò)程中若出現(xiàn)某一位數(shù)不等，則比較結(jié)束。xi y i時(shí)輸出Zx=1，Zy=0，比較結(jié)果XY；xiy i時(shí)輸出Zx=0，Zy=1，比較結(jié)果XY。因題意要求要求用盡可能

25、少的狀態(tài)數(shù)作出狀態(tài)圖和狀態(tài)表，并作盡可能的邏輯門(mén)和觸發(fā)器來(lái)實(shí)現(xiàn)，故采用Moore型電路，用兩個(gè)D觸發(fā)器，這兩個(gè)觸發(fā)器的輸出就是電路的輸出，其中y 2表示Zy，y 1表示Zx。用A、B、C三個(gè)狀態(tài)分別表示X=Y、XY、XY。令A(yù)=11,B=01,C=10,得二進(jìn)制狀態(tài)表。.采用D觸發(fā)器，經(jīng)卡諾圖化簡(jiǎn)得激勵(lì)方程：;所設(shè)計(jì)的同步時(shí)序邏輯電路為：習(xí)題五5.1 分析圖5.35所示的脈沖異步時(shí)序電路。解：各觸發(fā)器的激勵(lì)方程和時(shí)鐘方程為:； 各觸發(fā)器的狀態(tài)方程為： （CP的下降沿觸發(fā)）； （Q1的下降沿觸發(fā)）； （Q1的下降沿觸發(fā)）該電路是一能自啟動(dòng)的六進(jìn)制計(jì)數(shù)器。5.2 已知某脈沖異步時(shí)序電路的狀態(tài)表如表

26、5.29所示，試用D觸發(fā)器和適當(dāng)?shù)倪壿嬮T(mén)實(shí)現(xiàn)該狀態(tài)表描述的邏輯功能。解：表5.29所示為最小化狀態(tài)表。根據(jù)狀態(tài)分配原則，無(wú)“列”相鄰（行相鄰在脈沖異步時(shí)序電路中不適用。），在“輸出” 相鄰中，應(yīng)給AD、AC分配相鄰代碼。取A為邏輯0，如下卡諾圖所示，狀態(tài)賦值為：A=00，B=11；C=01；D=10。于是，二進(jìn)制狀態(tài)表如下，根據(jù)D觸發(fā)器的激勵(lì)表可畫(huà)出CP2、D2、CP1、D1、Z的卡諾圖，得到激勵(lì)函數(shù)和輸出函數(shù)，以及畫(huà)出所設(shè)計(jì)的脈沖異步時(shí)序電路。得激勵(lì)方程和輸出方程：；。5.3 設(shè)計(jì)一個(gè)脈沖異步時(shí)序電路，該電路有三個(gè)輸入端x1、x2和x3，一個(gè)輸出端Z。僅當(dāng)輸入序列x1-x2-x3出現(xiàn)時(shí)，輸出

27、Z產(chǎn)輸出脈沖，并且與輸入序列的最后一個(gè)脈沖重疊。試作出該電路的原始狀態(tài)圖和狀態(tài)表。解：5.4 分析圖5.36所示的電平異步時(shí)序電路。解：（一）寫(xiě)出激勵(lì)函數(shù)和輸出函數(shù)表達(dá)式： ； （二）作狀態(tài)流程表。(三) 作時(shí)間圖。設(shè)輸入狀態(tài)的變化序列為0001111000101101，初始總態(tài)為（，）=（00，00）。從本題的狀態(tài)流程表推演出總響應(yīng)序列為(三)電路功能：當(dāng)輸入狀態(tài)的變化序列為01111000時(shí)，電路輸出高電平1，其余情況輸出低電平0。因此，該電平異步時(shí)序電路為01111000序列檢測(cè)器。5.5 某電平異步時(shí)序電路有輸入x1和x2及輸出Z。當(dāng)輸入x1為0，輸入x2從0跳變到1時(shí)，輸出Z為1；當(dāng)輸入x1為1，輸入x2從1跳變到0時(shí)，輸出Z也為1；當(dāng)輸入x1和x2相同時(shí)，輸出Z則為0；當(dāng)為其他情況時(shí)，輸出Z保持不變。試建立該電路的原始流程表。5.6 將表5.30所示原始流程表簡(jiǎn)化為最簡(jiǎn)流程表。解：從隱含表得相容狀態(tài)對(duì)有：（1，3）、（2，4）、（2，5）、（4，5）、（5，6）。作合并圖得最大相容類(lèi)為（1，3）、（2，4，