計(jì)算機(jī)結(jié)構(gòu)與邏輯設(shè)計(jì)02

1、2022-2-51計(jì)算機(jī)結(jié)構(gòu)與邏輯設(shè)計(jì)計(jì)算機(jī)結(jié)構(gòu)與邏輯設(shè)計(jì) 2022-2-52目錄2022-2-53重點(diǎn)重點(diǎn) 邏輯代數(shù)的基本定理邏輯代數(shù)的基本定理 邏輯函數(shù)的卡諾圖化簡(jiǎn)邏輯函數(shù)的卡諾圖化簡(jiǎn)(必考必考) 組合邏輯電路的分析與最小化設(shè)計(jì)組合邏輯電路的分析與最小化設(shè)計(jì)(必考必考) 邏輯電路的冒險(xiǎn)邏輯電路的冒險(xiǎn)2022-2-542.1邏輯代數(shù)的基本知識(shí)邏輯代數(shù)的基本知識(shí)邏輯代數(shù)邏輯代數(shù)(Logic Algebra)又稱(chēng)為布爾又稱(chēng)為布爾(Boolean)代數(shù)，是用來(lái)處理命代數(shù)，是用來(lái)處理命題題(Proposition)之間邏輯關(guān)系的代數(shù)系統(tǒng)。在邏輯代數(shù)中，命題用字之間邏輯關(guān)系的代數(shù)系統(tǒng)。在邏輯代數(shù)中，命

2、題用字母母A,B,C等表示，稱(chēng)為邏輯變量。等表示，稱(chēng)為邏輯變量。二值邏輯二值邏輯任何邏輯命題只有真任何邏輯命題只有真(True)和假和假(False)兩個(gè)可能。邏輯兩個(gè)可能。邏輯變量的真和假稱(chēng)為邏輯真值變量的真和假稱(chēng)為邏輯真值(Truth)。二值邏輯的邏輯變量取值二值邏輯的邏輯變量取值：邏輯：邏輯0、邏輯、邏輯1。邏輯。邏輯0和邏輯和邏輯1不代表不代表數(shù)值數(shù)值大小大小，僅表示相互矛盾、相互對(duì)立的，僅表示相互矛盾、相互對(duì)立的兩種邏輯狀態(tài)兩種邏輯狀態(tài)二值邏輯滿足二值邏輯滿足排中律排中律：若若A1，則，則A=0；若若A0，則，則A=1邏輯關(guān)系 函數(shù)實(shí)現(xiàn)抽象電路2022-2-552.1.1 邏輯代數(shù)的

3、基本運(yùn)算邏輯代數(shù)的基本運(yùn)算基本邏輯運(yùn)算：與基本邏輯運(yùn)算：與(and)、或、或(or)、非、非(not)與邏輯真值表與邏輯真值表與邏輯關(guān)系表與邏輯關(guān)系表與邏輯與邏輯只有決定某一事件的只有決定某一事件的所有條件所有條件全部具備，全部具備，這一事件才能發(fā)生這一事件才能發(fā)生開(kāi)關(guān)開(kāi)關(guān)A 開(kāi)關(guān)開(kāi)關(guān)B燈燈F斷 斷斷 合合 斷合 合滅滅滅亮ABF1 01 10 10 000102022-2-562.1.1 邏輯代數(shù)的基本運(yùn)算邏輯代數(shù)的基本運(yùn)算與邏輯的表示與邏輯的表示邏輯常量、邏輯變量間的運(yùn)算規(guī)則：邏輯常量、邏輯變量間的運(yùn)算規(guī)則：00=001=10=011=1A0=0A1=1AA=A邏輯表達(dá)式邏輯表達(dá)式F= A

4、 F= A B = B = ABABABF 邏輯符號(hào)邏輯符號(hào)與邏輯運(yùn)算符，也有用與邏輯運(yùn)算符，也有用“ ”、“”“”、“”“”、“&”&”表示表示0 AA2022-2-572.1.1 邏輯代數(shù)的基本運(yùn)算邏輯代數(shù)的基本運(yùn)算 或邏輯真值表或邏輯真值表或邏輯或邏輯ABF 1邏輯符號(hào)邏輯符號(hào)只有決定某一事件的只有決定某一事件的有一個(gè)或一個(gè)以上有一個(gè)或一個(gè)以上具具備，這一事件才能發(fā)生備，這一事件才能發(fā)生ABF1 01 10 10 011102022-2-582.1.1 邏輯代數(shù)的基本運(yùn)算邏輯代數(shù)的基本運(yùn)算邏輯常量、邏輯變量間的運(yùn)算規(guī)則：邏輯常量、邏輯變量間的運(yùn)算規(guī)則：0+0=01+0=0

5、+1=11+1=1A+0=AA+1=1A+A=A邏輯表達(dá)式邏輯表達(dá)式F= A F= A + + B BN個(gè)輸入：個(gè)輸入：F= A F= A + + B B+ .+ N+ .+ N或邏輯運(yùn)算符，也有或邏輯運(yùn)算符，也有用用“”“”、“”“”表表示示1 AA2022-2-592.1.1 邏輯代數(shù)的基本運(yùn)算邏輯代數(shù)的基本運(yùn)算邏輯常量、邏輯變量間的運(yùn)算規(guī)則：邏輯常量、邏輯變量間的運(yùn)算規(guī)則：當(dāng)決定某一事件的條件滿足時(shí)，事件不發(fā)當(dāng)決定某一事件的條件滿足時(shí)，事件不發(fā)生；反之事件發(fā)生生；反之事件發(fā)生，非邏輯真值表非邏輯真值表邏輯符號(hào)邏輯符號(hào)AF1AF0110邏輯表達(dá)式邏輯表達(dá)式F= A F= A “-”-”非邏

6、輯運(yùn)算非邏輯運(yùn)算符符非邏輯非邏輯10 01 AA 2022-2-5102.1.1 邏輯代數(shù)的基本運(yùn)算邏輯代數(shù)的基本運(yùn)算異或運(yùn)算異或運(yùn)算ABF1 01 10 10 01100邏輯表達(dá)式邏輯表達(dá)式F=AF=A B=AB+ABB=AB+AB ABF=1邏輯符號(hào)邏輯符號(hào)“ ”異或邏輯異或邏輯運(yùn)算符運(yùn)算符2022-2-5112.1.1 邏輯代數(shù)的基本運(yùn)算邏輯代數(shù)的基本運(yùn)算ABF1 01 10 10 00011同或運(yùn)算同或運(yùn)算邏輯表達(dá)式邏輯表達(dá)式F=A F=A B= B= A A B B ABF=1邏輯符號(hào)邏輯符號(hào)“”同或邏輯同或邏輯運(yùn)算符運(yùn)算符2022-2-5122.1.1 邏輯代數(shù)的基本運(yùn)算邏輯代數(shù)的

7、基本運(yùn)算 復(fù)合邏輯運(yùn)算復(fù)合邏輯運(yùn)算與非邏輯運(yùn)算與非邏輯運(yùn)算F1=AB或非邏輯運(yùn)算或非邏輯運(yùn)算F2=A+B與或非邏輯運(yùn)算與或非邏輯運(yùn)算F3=AB+CD2022-2-5132.1.2 邏輯代數(shù)的基本定律邏輯代數(shù)的基本定律公理公理1如A1,則A=0如A0,則A=1公理公理2公理公理300=011=1公理公理401=10=01+0=0+1=1公理公理511=10+0=010 01 交換律交換律AB=BAA+B=B+A結(jié)合律結(jié)合律A(BC)=(AB) C(A+B)+C=A+(B+C)分配律分配律A(B+C)=AB+ACA+(BC)=(A+B)(A+C)2022-2-5142.1.2 邏輯代數(shù)的基本定律邏

8、輯代數(shù)的基本定律 控制律控制律A0=0A+1=1自等律自等律A1=AA+0=A重疊律重疊律AAA=AA+A+A=A吸收律吸收律A(A+B)=AA+AB=A互補(bǔ)律互補(bǔ)律反演律反演律雙重否定律雙重否定律0 AA1 AABABABABAAA 2022-2-5152.1.2 邏輯代數(shù)的基本定律邏輯代數(shù)的基本定律證明方法：證明方法：一、利用真值表一、利用真值表例例2-1 用真值表證明反演律用真值表證明反演律二、利用基本定律二、利用基本定律例例2-2 證明吸收律證明吸收律A+AB=AA+AB=A1+AB=A(1+B)=AA BA BAB A+ BA BA+B000110111110111010001000

9、2022-2-5162.1.3 邏輯代數(shù)的基本規(guī)則邏輯代數(shù)的基本規(guī)則一、置換一、置換(Replacement)規(guī)則規(guī)則對(duì)于邏輯等式中的任一變量對(duì)于邏輯等式中的任一變量X，若將所有出現(xiàn)，若將所有出現(xiàn)X的地方都用邏輯函數(shù)的地方都用邏輯函數(shù)G置換，等式仍然成立。置換，等式仍然成立。例例2-3 由此反演律能推廣到由此反演律能推廣到n個(gè)變量個(gè)變量CBACBACBACBBBABAn 21n 21n 21n 21AAAAAAAAAA A A2022-2-5172.1.3 邏輯代數(shù)的基本規(guī)則邏輯代數(shù)的基本規(guī)則二、對(duì)偶二、對(duì)偶(Dual)規(guī)則規(guī)則對(duì)任一邏輯函數(shù)對(duì)任一邏輯函數(shù)F=f(X1,X2,Xn)，只要對(duì)表達(dá)

10、式中所有的邏輯常量和，只要對(duì)表達(dá)式中所有的邏輯常量和邏輯符號(hào)分別做邏輯符號(hào)分別做 1和和0、+和和 的對(duì)換，得到的新函數(shù)就是原函數(shù)的對(duì)換，得到的新函數(shù)就是原函數(shù)F的對(duì)的對(duì)偶函數(shù)，記為偶函數(shù)，記為F。且原函數(shù)具有的一切性質(zhì)，其對(duì)偶函數(shù)同樣具備。且原函數(shù)具有的一切性質(zhì)，其對(duì)偶函數(shù)同樣具備。應(yīng)用對(duì)偶規(guī)則時(shí)需要注意：應(yīng)用對(duì)偶規(guī)則時(shí)需要注意：1)上述變換必須對(duì)所有的邏輯常量、邏輯符號(hào)施行，不能遺漏；上述變換必須對(duì)所有的邏輯常量、邏輯符號(hào)施行，不能遺漏；2)必須保持原函數(shù)變量之間的運(yùn)算順序不變。必須保持原函數(shù)變量之間的運(yùn)算順序不變。例例2-4 求求 的對(duì)偶函數(shù)的對(duì)偶函數(shù)3)函數(shù)式中有函數(shù)式中有“ ”和和“

11、 ”運(yùn)算符，求對(duì)偶函數(shù)時(shí)，要將運(yùn)算符運(yùn)算符，求對(duì)偶函數(shù)時(shí)，要將運(yùn)算符“ ”換成換成“ ”， “ ”換成換成“ ”。 DCABF)(DCBAFDCBAF2022-2-5182.1.3 邏輯代數(shù)的基本規(guī)則邏輯代數(shù)的基本規(guī)則三、反演三、反演(Invert)規(guī)則規(guī)則(反函數(shù)反函數(shù))對(duì)任何邏輯函數(shù)對(duì)任何邏輯函數(shù)F=f(X1,X2,Xn)，只要將表達(dá)式中所有的邏輯常量、，只要將表達(dá)式中所有的邏輯常量、邏輯符號(hào)和邏輯變量分別作邏輯符號(hào)和邏輯變量分別作 0和和1 ，+和和 ， 之間的交換，得到的之間的交換，得到的新的邏輯表達(dá)式就是原函數(shù)新的邏輯表達(dá)式就是原函數(shù)F的反函數(shù)的反函數(shù) 。反演規(guī)則也稱(chēng)為求反規(guī)則。反演

12、規(guī)則也稱(chēng)為求反規(guī)則或求補(bǔ)規(guī)則。或求補(bǔ)規(guī)則。在使用反演規(guī)則時(shí)應(yīng)注意：在使用反演規(guī)則時(shí)應(yīng)注意：1)上述變換必須對(duì)所有的邏輯常量、邏輯符號(hào)和邏輯變量施行，不能遺上述變換必須對(duì)所有的邏輯常量、邏輯符號(hào)和邏輯變量施行，不能遺漏漏2)必須保持原函數(shù)變量之間的運(yùn)算順序不變必須保持原函數(shù)變量之間的運(yùn)算順序不變3) 之間的互換只對(duì)邏輯變量有效。之間的互換只對(duì)邏輯變量有效。4)函數(shù)式中有函數(shù)式中有“ ”和和“ ”運(yùn)算符，求反函數(shù)時(shí)，要將運(yùn)算符運(yùn)算符，求反函數(shù)時(shí)，要將運(yùn)算符“ ”換換成成“ ”， “ ”換成換成“ ”。FiiXX 和iiXX 和2022-2-5192.1.3 邏輯代數(shù)的基本規(guī)則邏輯代數(shù)的基本規(guī)則例例

13、2-5 求求 的反函數(shù)的反函數(shù)例例2-6 求邏輯函數(shù)求邏輯函數(shù) 的反函數(shù)的反函數(shù)在作求反運(yùn)算時(shí)，不要先在邏輯表達(dá)式上面加橫桿，而是采用直接順序在作求反運(yùn)算時(shí)，不要先在邏輯表達(dá)式上面加橫桿，而是采用直接順序求反的方法，避免將求反運(yùn)算和求非運(yùn)算混淆求反的方法，避免將求反運(yùn)算和求非運(yùn)算混淆)(ADCABF)(ADCBAF)(ADCBAF4321)(xxxxF4)(xF4321)(xxxxF4321)(xxxxF2022-2-5202.1.3 邏輯代數(shù)的基本規(guī)則邏輯代數(shù)的基本規(guī)則對(duì)偶函數(shù)與反函數(shù)的區(qū)別：對(duì)偶函數(shù)與反函數(shù)的區(qū)別：1) 從命題的角度講，對(duì)偶函數(shù)是兩個(gè)相互獨(dú)立的函數(shù)。函數(shù)從命題的角度講，對(duì)偶

14、函數(shù)是兩個(gè)相互獨(dú)立的函數(shù)。函數(shù)形式上對(duì)偶，性質(zhì)上相同。反函數(shù)是同一命題的兩個(gè)表現(xiàn)形式上對(duì)偶，性質(zhì)上相同。反函數(shù)是同一命題的兩個(gè)表現(xiàn)形式，且滿足互補(bǔ)律。形式，且滿足互補(bǔ)律。2) 從演化規(guī)則上講，求對(duì)偶函數(shù)對(duì)換邏輯常量與邏輯符號(hào)，從演化規(guī)則上講，求對(duì)偶函數(shù)對(duì)換邏輯常量與邏輯符號(hào)，求反函數(shù)對(duì)換邏輯常量、邏輯符號(hào)和邏輯變量。求反函數(shù)對(duì)換邏輯常量、邏輯符號(hào)和邏輯變量。2022-2-5212.1.4 邏輯代數(shù)的常用公式邏輯代數(shù)的常用公式1、并項(xiàng)公式：如果邏輯表達(dá)式中有兩個(gè)與項(xiàng)，它們的一個(gè)因子相同，另、并項(xiàng)公式：如果邏輯表達(dá)式中有兩個(gè)與項(xiàng)，它們的一個(gè)因子相同，另一個(gè)因子互補(bǔ)，就可以將兩項(xiàng)合并稱(chēng)一項(xiàng)，并消去那

15、個(gè)互補(bǔ)的因子。一個(gè)因子互補(bǔ)，就可以將兩項(xiàng)合并稱(chēng)一項(xiàng)，并消去那個(gè)互補(bǔ)的因子。2、消冗余因子公式：如果某與項(xiàng)的一個(gè)因子恰好與另一個(gè)與項(xiàng)互補(bǔ)，則、消冗余因子公式：如果某與項(xiàng)的一個(gè)因子恰好與另一個(gè)與項(xiàng)互補(bǔ)，則該因子是冗余的，可以消去。該因子是冗余的，可以消去。3、消冗余項(xiàng)公式：如果某兩個(gè)與項(xiàng)有一個(gè)因子互補(bǔ)，而第三個(gè)與項(xiàng)恰好、消冗余項(xiàng)公式：如果某兩個(gè)與項(xiàng)有一個(gè)因子互補(bǔ)，而第三個(gè)與項(xiàng)恰好是這兩個(gè)與項(xiàng)中不互補(bǔ)的全體因子的與運(yùn)算，則第三項(xiàng)是冗余的，可以是這兩個(gè)與項(xiàng)中不互補(bǔ)的全體因子的與運(yùn)算，則第三項(xiàng)是冗余的，可以消去。消去。BBAABBABAACAABBCCAAB2022-2-5222.2邏輯函數(shù)及其描述方法

16、邏輯函數(shù)及其描述方法在邏輯代數(shù)中，任何對(duì)在邏輯代數(shù)中，任何對(duì)n個(gè)邏輯變量個(gè)邏輯變量x1,x2,xn進(jìn)行有限次進(jìn)行有限次邏輯運(yùn)算的邏輯表達(dá)式，稱(chēng)為邏輯運(yùn)算的邏輯表達(dá)式，稱(chēng)為n變量的邏輯函數(shù)或簡(jiǎn)稱(chēng)函數(shù)，變量的邏輯函數(shù)或簡(jiǎn)稱(chēng)函數(shù)，記作：記作：F=f(x1,x2,xn)。邏輯函數(shù)的描述方法：邏輯函數(shù)的描述方法：1、邏輯表達(dá)式、邏輯表達(dá)式F(A、B、C)與與-或式或式或或-與式與式與與-或或-非式非式CAAB)BA)(CA(BACA2022-2-5232.2邏輯函數(shù)及其描述方法邏輯函數(shù)及其描述方法2、邏輯圖、邏輯圖3、真值表、真值表4、卡諾圖：卡諾圖是真值表的一種圖形表示方法。把真值表中的變量分、卡諾圖

17、：卡諾圖是真值表的一種圖形表示方法。把真值表中的變量分成兩組分別排在行和列中，其中多變量坐標(biāo)按循環(huán)碼排列，函數(shù)值按坐成兩組分別排在行和列中，其中多變量坐標(biāo)按循環(huán)碼排列，函數(shù)值按坐標(biāo)的位置逐個(gè)標(biāo)的位置逐個(gè) 填入，就構(gòu)成二維圖表填入，就構(gòu)成二維圖表卡諾圖?？ㄖZ圖。例例2-7 求下面真值表的卡諾圖求下面真值表的卡諾圖ABCF000000100100011110001011110111111111BC 00 01 11 10A012022-2-5242.2邏輯函數(shù)及其描述方法A B0 00 11 01 1 m0 m1 m2 m3AABBABBAAB ABAB1010 m0 m1 m2 m3 miABC

18、01000111100001111000011110 m0 m1 m2 m3 m4 m5 m6 m7 m0 m1 m2 m3 m4 m5 m6 m7 m12 m13 m14 m15 m8 m9 m10 m11ABCD二二變變量量K圖圖三三變變量量K圖圖四四變變量量K圖圖2022-2-5252.2邏輯函數(shù)及其描述方法邏輯函數(shù)及其描述方法5、標(biāo)準(zhǔn)表達(dá)式、標(biāo)準(zhǔn)表達(dá)式最小項(xiàng)最小項(xiàng)：設(shè)有n個(gè)變量為A1An，P是由這n個(gè)變量組成的與項(xiàng)。若與項(xiàng)P中的每一個(gè)變量都以 出現(xiàn)一次且僅一次，則稱(chēng)P是最小項(xiàng)。例，由A,B,C三個(gè)變量構(gòu)成的最小項(xiàng)共8個(gè)，為：n個(gè)變量構(gòu)成的最小項(xiàng)共有2n個(gè)，通常用mi表示。下角標(biāo)i按下面

19、的規(guī)則確定：將變量A1An按順序排序，與項(xiàng)中以原變量出現(xiàn)時(shí)記為1，以反變量出現(xiàn)記為0。它們按序排列成一個(gè)二進(jìn)制數(shù)，其相應(yīng)的十進(jìn)制數(shù)即為i的值。例如由最小項(xiàng)的邏輯和所構(gòu)成的邏輯函數(shù)式成為邏輯函數(shù)的標(biāo)準(zhǔn)與或式。標(biāo)準(zhǔn)與或式。簡(jiǎn)寫(xiě)為：iiAA或CBACBACBABCACBACBACABABC,7321mAAA1321mAAA0321mAAA120niiimfF2022-2-5262.2邏輯函數(shù)及其描述方法邏輯函數(shù)及其描述方法例2-8 將例2-7的真值表改寫(xiě)為標(biāo)準(zhǔn)與或式ABCF000000100100011110001011110111117653mmmmFABCCABCBABCAF)7 , 6 , 5

20、 , 3(mF2022-2-5272.2邏輯函數(shù)及其描述方法邏輯函數(shù)及其描述方法例2-9 將函數(shù) 變換為與或標(biāo)準(zhǔn)式作出函數(shù)的真值表BCACBCAFCABCBABCACBACBAF),(6430mmmm)6 , 4 , 3 , 0(),(mCBAFABCF000100100100011110011010110111102022-2-5282.2邏輯函數(shù)及其描述方法邏輯函數(shù)及其描述方法例2-10 將 變換成標(biāo)準(zhǔn)與或式F)(CABAF)7 , 6 , 3 , 1 ()()()()(7631mmmmmCABABCCBABCACCABCBBAABCABCABCACABACABA2022-2-5292.2

21、邏輯函數(shù)及其描述方法邏輯函數(shù)及其描述方法2022-2-5302.2邏輯函數(shù)及其描述方法邏輯函數(shù)及其描述方法問(wèn)題一、如何由普通表達(dá)式得到卡諾圖問(wèn)題一、如何由普通表達(dá)式得到卡諾圖例2-12 畫(huà)出3變量函數(shù)F(A,B,C)=A+BC的卡諾圖BCAABCCBACBACABABC)7 , 6 , 5 , 4 , 3(m2022-2-5312.2邏輯函數(shù)及其描述方法邏輯函數(shù)及其描述方法2022-2-5322.3門(mén)電路的基本知識(shí)門(mén)電路的基本知識(shí)正邏輯正邏輯(Positive Logic)： 高電平代表邏輯高電平代表邏輯1，低電平代表邏輯，低電平代表邏輯0負(fù)邏輯負(fù)邏輯(Negative Logic)：低電平代

22、表邏輯：低電平代表邏輯1，高電平代表邏輯，高電平代表邏輯0門(mén)電路的主要技術(shù)要求：門(mén)電路的主要技術(shù)要求：1、邏輯電平穩(wěn)定。、邏輯電平穩(wěn)定。2、功耗小。靜態(tài)功耗，動(dòng)態(tài)功耗、功耗小。靜態(tài)功耗，動(dòng)態(tài)功耗3、工作速度高。平均延遲時(shí)間、工作速度高。平均延遲時(shí)間4、抗干擾能力強(qiáng)。干擾容限，也成干擾裕度、抗干擾能力強(qiáng)。干擾容限，也成干擾裕度(Noise Margin)5、負(fù)載能力強(qiáng)。、負(fù)載能力強(qiáng)。 阻性負(fù)載，容性負(fù)載阻性負(fù)載，容性負(fù)載0小規(guī)模集成電路：小規(guī)模集成電路：扇出系數(shù)扇出系數(shù)互補(bǔ)輸出電路：互補(bǔ)輸出電路：又稱(chēng)推拉輸出電路又稱(chēng)推拉輸出電路優(yōu)點(diǎn)：負(fù)載能力強(qiáng)優(yōu)點(diǎn)：負(fù)載能力強(qiáng)缺點(diǎn)：輸出端不可并聯(lián)使用缺點(diǎn)：輸出端

23、不可并聯(lián)使用2022-2-5332.4邏輯函數(shù)的簡(jiǎn)化邏輯函數(shù)的簡(jiǎn)化一個(gè)邏輯函數(shù)可以有多種不同的邏輯表達(dá)式，它們?cè)诜焙?jiǎn)程度上一個(gè)邏輯函數(shù)可以有多種不同的邏輯表達(dá)式，它們?cè)诜焙?jiǎn)程度上有所差異，但是它們所表示的邏輯功能是完全等效的。將較繁的邏輯表有所差異，但是它們所表示的邏輯功能是完全等效的。將較繁的邏輯表達(dá)式變換成達(dá)式變換成與之等效的最簡(jiǎn)邏輯表達(dá)式與之等效的最簡(jiǎn)邏輯表達(dá)式就稱(chēng)為邏輯函數(shù)的簡(jiǎn)化。就稱(chēng)為邏輯函數(shù)的簡(jiǎn)化。由于邏輯函數(shù)與邏輯電路之間存在著一一對(duì)應(yīng)關(guān)系，因此邏輯函由于邏輯函數(shù)與邏輯電路之間存在著一一對(duì)應(yīng)關(guān)系，因此邏輯函數(shù)簡(jiǎn)化意味著可以用較少的輸入端來(lái)實(shí)現(xiàn)同樣的邏輯功能。這對(duì)于提高數(shù)簡(jiǎn)化意味著

24、可以用較少的輸入端來(lái)實(shí)現(xiàn)同樣的邏輯功能。這對(duì)于提高電路可靠性和降低成本都是有利的。電路可靠性和降低成本都是有利的。邏輯函數(shù)簡(jiǎn)化的方法：邏輯函數(shù)簡(jiǎn)化的方法： 邏輯代數(shù)簡(jiǎn)化法邏輯代數(shù)簡(jiǎn)化法(公式法簡(jiǎn)化公式法簡(jiǎn)化)卡諾圖法簡(jiǎn)化卡諾圖法簡(jiǎn)化2022-2-5342.4.2 公式法簡(jiǎn)化公式法簡(jiǎn)化(1) 合并項(xiàng)法合并項(xiàng)法F(2) 吸收法吸收法F(3) 消除法消除法FACBCBACBCBCBBCACBCBACBBCA)()( )()()()(BAGECDBAGECDBABAGECDBABA)(1 )(1)(CABCABABCBAABCBCAAB)(2022-2-5352.4.2 公式法簡(jiǎn)化公式法簡(jiǎn)化(4) 配

25、項(xiàng)法配項(xiàng)法F(5) 綜合法綜合法FDCACBADCDECAACDEACBADCCCADEACBADCADEACBA)()()(DCDBCBADCBBDCBDBCBCDBACCDBDBCBDDCBADBDBCBCBAHGADEDBDBCBCBAHGADEDBDBCBCBCBAHGADEDBDBCBCBCBAHGADEDBDBCBCBCAAB)()()()()()()()()(2022-2-5362.4.3 卡諾圖法簡(jiǎn)化卡諾圖法簡(jiǎn)化由于卡諾圖的坐標(biāo)采用循環(huán)碼編排，使得圖上任何相鄰的兩個(gè)小方塊由于卡諾圖的坐標(biāo)采用循環(huán)碼編排，使得圖上任何相鄰的兩個(gè)小方塊對(duì)應(yīng)的最小項(xiàng)邏輯相鄰，圖上每行、每列兩端的兩個(gè)最

26、小項(xiàng)也是邏輯對(duì)應(yīng)的最小項(xiàng)邏輯相鄰，圖上每行、每列兩端的兩個(gè)最小項(xiàng)也是邏輯相鄰的。相鄰兩個(gè)最小項(xiàng)的合并項(xiàng)在圖上用一個(gè)圈表示，合并規(guī)則如相鄰的。相鄰兩個(gè)最小項(xiàng)的合并項(xiàng)在圖上用一個(gè)圈表示，合并規(guī)則如下：下：1)將邏輯值為將邏輯值為1的相鄰最小項(xiàng)圈起來(lái)，圈內(nèi)最小項(xiàng)的相鄰最小項(xiàng)圈起來(lái)，圈內(nèi)最小項(xiàng)(1格格)的個(gè)數(shù)的個(gè)數(shù)M=2i (i=0,1,2,)，即，即M必須是必須是2的冪；的冪；M個(gè)個(gè)1格圈在一起可以消去格圈在一起可以消去i個(gè)變量，個(gè)變量，所以，合并后的與項(xiàng)中只包含所以，合并后的與項(xiàng)中只包含(n-i)個(gè)變量。由此可見(jiàn)，相鄰個(gè)變量。由此可見(jiàn)，相鄰1格越多，格越多，即合并圈越大，可以消去的變量數(shù)越多，合并

27、后的即合并圈越大，可以消去的變量數(shù)越多，合并后的與與項(xiàng)越簡(jiǎn)單。項(xiàng)越簡(jiǎn)單。2)為了使函數(shù)簡(jiǎn)化得到最佳結(jié)果，合并圈之間允許部分重疊，某些為了使函數(shù)簡(jiǎn)化得到最佳結(jié)果，合并圈之間允許部分重疊，某些1格甚格甚至可以多次重疊。至可以多次重疊。3)若一個(gè)合并圈包含的每若一個(gè)合并圈包含的每1格均被其他合并圈分別包含了，則這個(gè)合并圈格均被其他合并圈分別包含了，則這個(gè)合并圈就是多余的，必須消除。就是多余的，必須消除。2022-2-5372.4.3 卡諾圖法簡(jiǎn)化卡諾圖法簡(jiǎn)化 0001111000011110 m0 m1 m2 m3 m4 m5 m6 m7 m12 m13 m14 m15 m8 m9 m10 m11A

28、BCD四四變變量量K圖圖兩個(gè)相鄰格圈在一起，兩個(gè)相鄰格圈在一起，結(jié)果消去一個(gè)變量結(jié)果消去一個(gè)變量ABD ADA1四個(gè)相鄰格圈在一起，四個(gè)相鄰格圈在一起，結(jié)果消去兩個(gè)變量結(jié)果消去兩個(gè)變量八個(gè)相鄰格圈在一起，八個(gè)相鄰格圈在一起，結(jié)果消去三個(gè)變量結(jié)果消去三個(gè)變量十六個(gè)相鄰格圈在十六個(gè)相鄰格圈在一起，結(jié)果一起，結(jié)果 mi=12022-2-5382.4.3 卡諾圖法簡(jiǎn)化卡諾圖法簡(jiǎn)化例例2-13 2-13 將將F(AF(A、B B、C C、D)D)ACBCADCBABDCA化為最簡(jiǎn)與非化為最簡(jiǎn)與非與非式與非式0100011110001110CDAB111111111111ACADBCBDA B CCBAD

29、BADBCACF2022-2-5392.4.3 卡諾圖法簡(jiǎn)化卡諾圖法簡(jiǎn)化例2-14 試?yán)每ㄖZ圖法化簡(jiǎn)邏輯函數(shù)F=m(0,2,5,8,10,11,14,15)DCBADBACF2022-2-5402.4.3 卡諾圖法簡(jiǎn)化卡諾圖法簡(jiǎn)化問(wèn)題二、具有約束的邏輯函數(shù)的化簡(jiǎn)問(wèn)題二、具有約束的邏輯函數(shù)的化簡(jiǎn)在實(shí)際的邏輯電路中，經(jīng)常會(huì)遇到有些輸入組合在工作時(shí)根本不在實(shí)際的邏輯電路中，經(jīng)常會(huì)遇到有些輸入組合在工作時(shí)根本不會(huì)出現(xiàn)，這時(shí)其對(duì)應(yīng)的最小項(xiàng)的取值就可以是任意的，這樣的最小項(xiàng)就會(huì)出現(xiàn)，這時(shí)其對(duì)應(yīng)的最小項(xiàng)的取值就可以是任意的，這樣的最小項(xiàng)就稱(chēng)為任意項(xiàng)，有時(shí)也稱(chēng)為約束項(xiàng)。在卡諾圖和真值表中用叉號(hào)（稱(chēng)為任意項(xiàng)，

30、有時(shí)也稱(chēng)為約束項(xiàng)。在卡諾圖和真值表中用叉號(hào)（X）表）表示，在表達(dá)式中用來(lái)示，在表達(dá)式中用來(lái)d表示。表示。對(duì)于有約束項(xiàng)的邏輯函數(shù)的化簡(jiǎn)，由于約束項(xiàng)不會(huì)出現(xiàn)，因此可對(duì)于有約束項(xiàng)的邏輯函數(shù)的化簡(jiǎn)，由于約束項(xiàng)不會(huì)出現(xiàn)，因此可以根據(jù)化簡(jiǎn)的需要把它當(dāng)作以根據(jù)化簡(jiǎn)的需要把它當(dāng)作0或或1，即包含在卡諾圈中就認(rèn)為其取值為，即包含在卡諾圈中就認(rèn)為其取值為1，不包含在卡諾圈中就認(rèn)為其取值為不包含在卡諾圈中就認(rèn)為其取值為0。2022-2-5412.4.3 卡諾圖法簡(jiǎn)化卡諾圖法簡(jiǎn)化CBAF2022-2-5422.4.3 卡諾圖法簡(jiǎn)化卡諾圖法簡(jiǎn)化BCCAF2022-2-5432.5組合邏輯電路組合邏輯電路組合邏輯電路組合

31、邏輯電路組合邏輯電路組合邏輯電路(Combinational Logic Circuit)是由各種集成邏輯是由各種集成邏輯門(mén)按一定要求連接并實(shí)現(xiàn)某種邏輯功能的電路。門(mén)按一定要求連接并實(shí)現(xiàn)某種邏輯功能的電路。圖中，輸入信號(hào)圖中，輸入信號(hào)x1,xn是二值邏輯變量，輸出信號(hào)是二值邏輯變量，輸出信號(hào)z1,zn是二值是二值邏輯函數(shù)。邏輯函數(shù)表達(dá)式為：邏輯函數(shù)。邏輯函數(shù)表達(dá)式為：組合邏輯電路x1xnz1zn),.,(),.,(212111nnnnxxxfzxxxfz2022-2-5442.5.1 組合邏輯電路的定義與特點(diǎn)組合邏輯電路的定義與特點(diǎn)組合邏輯電路的特點(diǎn)為：組合邏輯電路的特點(diǎn)為：1) 在任意指定時(shí)

32、刻的穩(wěn)態(tài)輸出僅決定于該時(shí)刻的輸入變量的狀態(tài)，而與以在任意指定時(shí)刻的穩(wěn)態(tài)輸出僅決定于該時(shí)刻的輸入變量的狀態(tài)，而與以前各時(shí)刻的輸入狀態(tài)無(wú)關(guān)；前各時(shí)刻的輸入狀態(tài)無(wú)關(guān)；2) 在電路結(jié)構(gòu)上信號(hào)流向是單向性的，沒(méi)有從輸出端反饋到輸入端的反饋在電路結(jié)構(gòu)上信號(hào)流向是單向性的，沒(méi)有從輸出端反饋到輸入端的反饋回路；回路；3) 電路一般由邏輯門(mén)構(gòu)成，不含有記憶元件；電路一般由邏輯門(mén)構(gòu)成，不含有記憶元件；4) 輸出與輸入之間存在有一定的延遲時(shí)間。輸出與輸入之間存在有一定的延遲時(shí)間。數(shù)字系統(tǒng)中，常用的組合邏輯部件有編碼器、譯碼器、數(shù)據(jù)選擇數(shù)字系統(tǒng)中，常用的組合邏輯部件有編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、器、數(shù)據(jù)分

33、配器、4位全加器、位全加器、4位數(shù)值比較器和算術(shù)運(yùn)算電路等。位數(shù)值比較器和算術(shù)運(yùn)算電路等。2022-2-5452.5.2 組合邏輯電路的分析組合邏輯電路的分析分析組合邏輯電路輸入與輸出之間關(guān)系的步驟：分析組合邏輯電路輸入與輸出之間關(guān)系的步驟：1. 寫(xiě)出電路的邏輯函數(shù)表達(dá)式寫(xiě)出電路的邏輯函數(shù)表達(dá)式2. 簡(jiǎn)化邏輯函數(shù)，求出最簡(jiǎn)邏輯函數(shù)或列真值表簡(jiǎn)化邏輯函數(shù)，求出最簡(jiǎn)邏輯函數(shù)或列真值表3. 描述電路的邏輯功能描述電路的邏輯功能例例2-17 分析如圖所示電路的功能分析如圖所示電路的功能按照信號(hào)流的順序，分別寫(xiě)出每個(gè)邏輯門(mén)的輸出按照信號(hào)流的順序，分別寫(xiě)出每個(gè)邏輯門(mén)的輸出ABG1G2G3F2022-2-5

34、462.5.2 組合邏輯電路的分析組合邏輯電路的分析例例2-17 分析如圖所示電路的功能分析如圖所示電路的功能F為異或函數(shù)的表達(dá)式，該電路即為常用的異或門(mén)電路。為異或函數(shù)的表達(dá)式，該電路即為常用的異或門(mén)電路。異或運(yùn)算的規(guī)則：異或運(yùn)算的規(guī)則：BAABBGBGBAABAGAGABG13121BABABABAGGF3211001 , 011000, 1,1,0AAAAAAAA2022-2-5472.5.2 組合邏輯電路的分析組合邏輯電路的分析例例2-18 分析如圖所示組合邏輯電路分析如圖所示組合邏輯電路【解解】（1）寫(xiě)表達(dá)式：）寫(xiě)表達(dá)式：（2）簡(jiǎn)化表達(dá)式：）簡(jiǎn)化表達(dá)式： （3）列出真值）列出真值表表

35、 （4）描述功能）描述功能 CABCABPPPFCAPBCPABP321321,從真值表可以看出，當(dāng)輸入從真值表可以看出，當(dāng)輸入A、B、C中有中有2個(gè)或個(gè)或3個(gè)為個(gè)為1時(shí)，輸出時(shí)，輸出F為為1，否則輸出否則輸出F為為0。所以這個(gè)電路實(shí)際上是一種。所以這個(gè)電路實(shí)際上是一種3人表決用的組合電路：只人表決用的組合電路：只要有要有2票或票或3票同意，表決就通過(guò)。票同意，表決就通過(guò)。 2022-2-5482.5.3用混合邏輯電路圖的方法描述組合用混合邏輯電路圖的方法描述組合邏輯電路邏輯電路描述組合邏輯電路的方法：描述組合邏輯電路的方法：1) 組合邏輯電路圖組合邏輯電路圖2) 語(yǔ)言描述方法語(yǔ)言描述方法組合

36、邏輯電路圖：組合邏輯電路圖：匹配線，失配線匹配線，失配線=1112022-2-5492.5.4 組合邏輯電路的語(yǔ)言描述方法組合邏輯電路的語(yǔ)言描述方法隨著電子設(shè)計(jì)自動(dòng)化隨著電子設(shè)計(jì)自動(dòng)化(EDA)技術(shù)的發(fā)展，出現(xiàn)了硬件描技術(shù)的發(fā)展，出現(xiàn)了硬件描述語(yǔ)言述語(yǔ)言(HDL)。1987年由年由IEEE標(biāo)準(zhǔn)化委員會(huì)確定為標(biāo)準(zhǔn)硬件設(shè)計(jì)語(yǔ)言，標(biāo)準(zhǔn)化委員會(huì)確定為標(biāo)準(zhǔn)硬件設(shè)計(jì)語(yǔ)言，1993年進(jìn)一步修訂。年進(jìn)一步修訂。IEEE指定了與指定了與VHDL語(yǔ)言有關(guān)的標(biāo)準(zhǔn)語(yǔ)言有關(guān)的標(biāo)準(zhǔn)邏輯系統(tǒng)程序包邏輯系統(tǒng)程序包IEEE.STD_LOGIC_1164。使用較廣泛的硬件描述語(yǔ)言：使用較廣泛的硬件描述語(yǔ)言：1)VHDL語(yǔ)言。語(yǔ)言

37、。2)Verilog-HDL語(yǔ)言。語(yǔ)言。2022-2-5502.5.5 幾種常用的組合邏輯模塊幾種常用的組合邏輯模塊在設(shè)計(jì)一個(gè)數(shù)字系統(tǒng)時(shí)，多采用自頂向下的設(shè)計(jì)方法，即從系統(tǒng)在設(shè)計(jì)一個(gè)數(shù)字系統(tǒng)時(shí)，多采用自頂向下的設(shè)計(jì)方法，即從系統(tǒng)的總體行為出發(fā)，將整個(gè)系統(tǒng)分為控制器和受控部分；受控部分又由若的總體行為出發(fā)，將整個(gè)系統(tǒng)分為控制器和受控部分；受控部分又由若干模塊構(gòu)成，每個(gè)模塊實(shí)現(xiàn)一種比較單一的功能，這些模塊通常都有典干模塊構(gòu)成，每個(gè)模塊實(shí)現(xiàn)一種比較單一的功能，這些模塊通常都有典型電路。型電路。一、編碼器一、編碼器二、譯碼器二、譯碼器三、數(shù)據(jù)選擇器三、數(shù)據(jù)選擇器四、數(shù)據(jù)分配器四、數(shù)據(jù)分配器2022-2

38、-5512.5.5 幾種常用的組合邏輯模塊幾種常用的組合邏輯模塊一、編碼器一、編碼器(Encoder)編碼是指將特定含義的輸入信號(hào)轉(zhuǎn)換成二進(jìn)制代碼的過(guò)程。實(shí)現(xiàn)編碼操編碼是指將特定含義的輸入信號(hào)轉(zhuǎn)換成二進(jìn)制代碼的過(guò)程。實(shí)現(xiàn)編碼操作的電路稱(chēng)為編碼器。作的電路稱(chēng)為編碼器。按照輸入信號(hào)的不同特點(diǎn)和要求，有二進(jìn)制編碼器、二按照輸入信號(hào)的不同特點(diǎn)和要求，有二進(jìn)制編碼器、二十進(jìn)制編碼器、十進(jìn)制編碼器、優(yōu)先編碼器等。優(yōu)先編碼器等。1、二進(jìn)制編碼器、二進(jìn)制編碼器用用n位二進(jìn)制代碼對(duì)位二進(jìn)制代碼對(duì)N=2n個(gè)信號(hào)進(jìn)行編碼的電路叫做二進(jìn)制編碼個(gè)信號(hào)進(jìn)行編碼的電路叫做二進(jìn)制編碼器。以器。以4-2線編碼器為例，其示意框圖

39、如圖所示，線編碼器為例，其示意框圖如圖所示，I0、I1、I2、I3代表四個(gè)代表四個(gè)需要被編碼的信號(hào)，需要被編碼的信號(hào)，B、A為其輸出代碼，根據(jù)編碼器的邏輯功能要求，為其輸出代碼，根據(jù)編碼器的邏輯功能要求，對(duì)每一信號(hào)進(jìn)行編碼，設(shè)高電平輸入有效，則得到對(duì)每一信號(hào)進(jìn)行編碼，設(shè)高電平輸入有效，則得到4-2線編碼器真值表。線編碼器真值表。2022-2-5522.5.5 幾種常用的組合邏輯模塊幾種常用的組合邏輯模塊1、二進(jìn)制編碼器、二進(jìn)制編碼器真值表：真值表：邏輯表達(dá)式：邏輯表達(dá)式：2022-2-5532.5.5 幾種常用的組合邏輯模塊幾種常用的組合邏輯模塊2022-2-5542.5.5 幾種常用的組合邏

40、輯模塊幾種常用的組合邏輯模塊2、優(yōu)先編碼器、優(yōu)先編碼器上述編碼器中，輸入信號(hào)是相互排斥的，如果允許幾個(gè)信號(hào)同時(shí)輸入，但上述編碼器中，輸入信號(hào)是相互排斥的，如果允許幾個(gè)信號(hào)同時(shí)輸入，但電路只對(duì)其中優(yōu)先級(jí)別最高的信號(hào)進(jìn)行編碼，這樣的電路叫做優(yōu)先編碼器。電路只對(duì)其中優(yōu)先級(jí)別最高的信號(hào)進(jìn)行編碼，這樣的電路叫做優(yōu)先編碼器。 以以4-2線編碼器為例，線編碼器為例，4-2線優(yōu)先編碼器的功能表如表所示，其中，線優(yōu)先編碼器的功能表如表所示，其中，I3的優(yōu)的優(yōu)先級(jí)最高，先級(jí)最高，I0的優(yōu)先級(jí)最低。的優(yōu)先級(jí)最低。 4-2線優(yōu)先編碼器的功能表線優(yōu)先編碼器的功能表 2022-2-5552.5.5 幾種常用的組合邏輯模塊

41、幾種常用的組合邏輯模塊根據(jù)真值表，得到根據(jù)真值表，得到4-2線優(yōu)先編碼器的輸出函數(shù)：線優(yōu)先編碼器的輸出函數(shù)：2022-2-5562.5.5 幾種常用的組合邏輯模塊幾種常用的組合邏輯模塊3、集成編碼器、集成編碼器集成編碼器中最常用的是集成編碼器中最常用的是74148和和74147編碼器。編碼器。74148是一種是一種8-3線優(yōu)先編碼器，它有線優(yōu)先編碼器，它有8個(gè)輸入信號(hào)，個(gè)輸入信號(hào)，3位輸出信號(hào)，允位輸出信號(hào)，允許多個(gè)輸入信號(hào)同時(shí)有效，但只對(duì)其中優(yōu)先級(jí)別最高的有效輸入信號(hào)編許多個(gè)輸入信號(hào)同時(shí)有效，但只對(duì)其中優(yōu)先級(jí)別最高的有效輸入信號(hào)編碼，而對(duì)級(jí)別較低的不響應(yīng)，常用于優(yōu)先中斷系統(tǒng)和鍵盤(pán)編碼。碼，而

42、對(duì)級(jí)別較低的不響應(yīng)，常用于優(yōu)先中斷系統(tǒng)和鍵盤(pán)編碼。74148的邏輯符號(hào)和引腳圖如圖：的邏輯符號(hào)和引腳圖如圖：2022-2-5572.5.5 幾種常用的組合邏輯模塊幾種常用的組合邏輯模塊2022-2-5582.5.5 幾種常用的組合邏輯模塊幾種常用的組合邏輯模塊兩片74148擴(kuò)展成4-16線優(yōu)先編碼器，兩片共16個(gè)輸入端正好構(gòu)成4-16線編碼器的16個(gè)輸入，I15I8 8個(gè)優(yōu)先級(jí)高的作為其中一個(gè)芯片的輸入，I7I08個(gè)優(yōu)先級(jí)低的作為另外一個(gè)芯片的輸入，將優(yōu)先級(jí)高的芯片的使能輸入接地，使能輸出接優(yōu)先級(jí)低的芯片的使能輸入，這個(gè)通常稱(chēng)為芯片的級(jí)聯(lián)。在輸出端，將每個(gè)芯片相同的輸出端相與就可以得到4-16

43、線編碼器的低三位輸出，最高位可由優(yōu)先級(jí)高的芯片的擴(kuò)展端獲得。擴(kuò)展電路如圖所示。 2022-2-5592.5.5 幾種常用的組合邏輯模塊幾種常用的組合邏輯模塊例：例：輸出為1001的反碼，十進(jìn)制為9。輸出為0101的反碼，十進(jìn)制為5。如果用或門(mén)是什么情況？111, 10,110, 00120129YYYYYYYYISEX低位高位高位高位高位01100123YYYY輸出：10100123YYYY輸出：1,11101001231235EXYYYYYYYI高位高位低位低位2022-2-5602.5.5 幾種常用的組合邏輯模塊幾種常用的組合邏輯模塊74147的邏輯功能是將的邏輯功能是將0十個(gè)數(shù)字轉(zhuǎn)換成它

44、的十個(gè)數(shù)字轉(zhuǎn)換成它的8421BCD碼的輸出。碼的輸出。74147芯片的使用中需注意的是，其能對(duì)0十個(gè)數(shù)字進(jìn)行編碼，但其輸入信號(hào)只有9個(gè)，為1，對(duì)于輸入信號(hào)0實(shí)際上為隱含輸入，當(dāng)1輸入都無(wú)效時(shí)，輸出編碼為0的BCD編碼輸出。2022-2-5612.5.5 幾種常用的組合邏輯模塊幾種常用的組合邏輯模塊二、譯碼器二、譯碼器(Decoder)譯碼是編碼的逆過(guò)程。譯碼是將特定含義的二進(jìn)制代碼轉(zhuǎn)換為對(duì)應(yīng)的輸出信號(hào)或另一種形式的代碼。能實(shí)現(xiàn)譯碼功能的電路叫做譯碼器。1、地址譯碼器地址譯碼器是將n個(gè)地址碼輸入翻譯成對(duì)應(yīng)的2n個(gè)輸出信號(hào)。最常見(jiàn)的是3-8線譯碼器74138，此外還有2-4線譯碼器74139，4-

45、16線譯碼器74154等。2022-2-5622.5.5 幾種常用的組合邏輯模塊幾種常用的組合邏輯模塊2022-2-5632.5.5 幾種常用的組合邏輯模塊幾種常用的組合邏輯模塊譯碼器可以看作是譯碼器可以看作是最小項(xiàng)發(fā)生器最小項(xiàng)發(fā)生器74138邏輯功能表邏輯功能表2022-2-5642.5.5 幾種常用的組合邏輯模塊幾種常用的組合邏輯模塊例例2-19 用譯碼器實(shí)現(xiàn)F=AB+BC首先將邏輯函數(shù)轉(zhuǎn)換成標(biāo)準(zhǔn)與或式，并寫(xiě)成最小項(xiàng)的形式，然后將表達(dá)式中出現(xiàn)的最小項(xiàng)在譯碼器的輸出端引出來(lái)相與非，就可以得到函數(shù)F。 367YBCAYCABYABC367367YYYYYYBCACABABC2022-2-565

46、2.5.5 幾種常用的組合邏輯模塊幾種常用的組合邏輯模塊三、數(shù)據(jù)選擇器三、數(shù)據(jù)選擇器數(shù)據(jù)選擇器是指在一些選擇信號(hào)的控制下，能夠從多個(gè)通道的輸入數(shù)據(jù)中選擇一路作為輸出信號(hào)的邏輯電路，又稱(chēng)多路選擇器或多路開(kāi)關(guān)(Multiplex Switching)，簡(jiǎn)稱(chēng)MUX。常見(jiàn)的數(shù)據(jù)選擇器有四選一數(shù)據(jù)選擇器74153，八選一數(shù)據(jù)選擇器74151，十六選一數(shù)據(jù)選擇器74150等。四、數(shù)據(jù)分配器四、數(shù)據(jù)分配器數(shù)據(jù)分配器與數(shù)據(jù)選擇器的功能恰好相反。數(shù)據(jù)選擇器是從若干數(shù)據(jù)通道中選擇一路送到總線上，數(shù)據(jù)分配器則是將從總線上來(lái)的數(shù)據(jù)分配給若干終端中的一個(gè)。因此數(shù)據(jù)分配器簡(jiǎn)寫(xiě)為DMUX。 2022-2-5662.5.5

47、幾種常用的組合邏輯模塊幾種常用的組合邏輯模塊1. 四選一數(shù)據(jù)選擇器四選一數(shù)據(jù)選擇器30iiiDmSY2022-2-5672.5.5 幾種常用的組合邏輯模塊幾種常用的組合邏輯模塊2. 八選一數(shù)據(jù)選擇器八選一數(shù)據(jù)選擇器數(shù)據(jù)選擇器的輸出函數(shù)與邏輯函數(shù)的標(biāo)準(zhǔn)式在形式上一致。數(shù)據(jù)選擇器的輸出函數(shù)與邏輯函數(shù)的標(biāo)準(zhǔn)式在形式上一致。70iiiDmSY2022-2-5682.5.5 幾種常用的組合邏輯模塊幾種常用的組合邏輯模塊例例2-20 用數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù))6 , 3 , 1 , 0(),(mCBAF6310)6 , 3 , 1 , 0(),(mmmmmCBAF2022-2-5692.6組合邏輯電路的設(shè)

48、計(jì)組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)就是依據(jù)邏輯功能的要求，設(shè)計(jì)能實(shí)現(xiàn)該功能的簡(jiǎn)單而又可靠的最佳電路。設(shè)計(jì)組合邏輯電路的一般步驟為：1)依據(jù)設(shè)計(jì)要求列出真值表2)寫(xiě)出最簡(jiǎn)邏輯函數(shù)表達(dá)式3)依據(jù)提供的器件類(lèi)型，進(jìn)行函數(shù)表達(dá)式的變換4)依據(jù)邏輯表達(dá)式畫(huà)出邏輯圖在較多出入變量的情況下，組合電路的設(shè)計(jì)非常繁瑣，設(shè)計(jì)工作量非常大；對(duì)許多組合電路的設(shè)計(jì)可以不按照上述的四個(gè)步驟，而是利用某些邏輯函數(shù)的特點(diǎn)和邏輯門(mén)的特性，采用靈活的設(shè)計(jì)方法。最小化設(shè)計(jì)和標(biāo)準(zhǔn)化設(shè)計(jì)兩種。2022-2-5702.6組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)一、最小化設(shè)計(jì)：要求設(shè)計(jì)出的電路最簡(jiǎn)單。一、最小化設(shè)計(jì)：要求設(shè)計(jì)出的電路最簡(jiǎn)單

49、。例例2-21 用與非門(mén)設(shè)計(jì)一個(gè)舉重裁判表決電路。設(shè)舉重比賽有3個(gè)裁判，一個(gè)主裁判和兩個(gè)副裁判。認(rèn)為杠鈴?fù)耆吓e的裁決由每一個(gè)裁判按一下自己面前的按鈕來(lái)確定。只有當(dāng)兩個(gè)或兩個(gè)以上裁判判明成功，并且其中有一個(gè)為主裁判時(shí)，表明成功的燈才亮。設(shè)主裁判為變量A，副裁判分別為變量B和C，認(rèn)為杠鈴?fù)耆吓e，變量輸入為1，否則為0；表示成功與否的燈為Y，燈亮為1，燈滅為0。根據(jù)邏輯要求真值表為：2022-2-5712.6組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)(2) 函數(shù)化簡(jiǎn)(3) 畫(huà)邏輯電路圖2022-2-5722.6組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)例例2-22 設(shè)計(jì)一個(gè)碼制轉(zhuǎn)換電路，轉(zhuǎn)換真值表如下表。設(shè)

50、計(jì)一個(gè)碼制轉(zhuǎn)換電路，轉(zhuǎn)換真值表如下表。NB3B2B1B0G3G2G1G00000000001000100012001000113001100104010001105010101116011001017011101008100011009100111011010101111111011111012110010101311011011141110100115111110002022-2-5732.6組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)S(2)根據(jù)真值表得到邏輯表達(dá)式(3)畫(huà)邏輯電路圖01010121212323233BBBBGBBBBGBBBBGBG=1=1=1B0B1B2B3G0G1G2G320

51、22-2-5742.6組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)二、標(biāo)準(zhǔn)化設(shè)計(jì)二、標(biāo)準(zhǔn)化設(shè)計(jì)1. 用集成譯碼器設(shè)計(jì)用集成譯碼器設(shè)計(jì)對(duì)任何組合邏輯函數(shù)，只要根據(jù)函數(shù)的標(biāo)準(zhǔn)與-或式從譯碼器上選出所需要的最小項(xiàng)，就可以實(shí)現(xiàn)該函數(shù)。2.用數(shù)據(jù)選擇器設(shè)計(jì)用數(shù)據(jù)選擇器設(shè)計(jì)將邏輯函數(shù)的輸入變量作為數(shù)據(jù)選擇器的控制碼加到控制碼輸入端，并將邏輯函數(shù)的函數(shù)值按其對(duì)應(yīng)的輸入組合的編號(hào)依次加到數(shù)據(jù)選擇器的各個(gè)數(shù)據(jù)輸入端。2022-2-5752.6組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)應(yīng)用降維卡諾圖的組合邏輯電路設(shè)計(jì)應(yīng)用降維卡諾圖的組合邏輯電路設(shè)計(jì)例例2-23用數(shù)據(jù)選擇器實(shí)現(xiàn)1)用八選一數(shù)據(jù)選擇器實(shí)現(xiàn)CAABCBAF),()7 , 6 , 3 , 1 ()()(),(mABCCABBCACBABBCACCABCAABCBAF2022-2-5762.6組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)應(yīng)用降維卡諾圖的組合邏輯電路設(shè)計(jì)應(yīng)