數(shù)字電子技術基礎2

1、2.1 2.1 2.1 2.1 門電路門電路是構成數(shù)字電路的基本器件，要進行邏輯設計，是構成數(shù)字電路的基本器件，要進行邏輯設計，應對門電路有足夠的認識，了解它們的基本結構及工作原理，應對門電路有足夠的認識，了解它們的基本結構及工作原理，熟悉它們的主要特性，以便正確合理地選用單元門電路來實熟悉它們的主要特性，以便正確合理地選用單元門電路來實現(xiàn)所設計的電路。本章主要介紹常用的現(xiàn)所設計的電路。本章主要介紹常用的TTLTTL門電路和門電路和CMOSCMOS門門電路。電路。門電路：門電路：用以實現(xiàn)基本和常用邏輯運算的電子電路。用以實現(xiàn)基本和常用邏輯運算的電子電路。基本和常用門電路有基本和常用門電路有與門

2、、或門、非門（反相器）、與非門、與門、或門、非門（反相器）、與非門、或非門、與或非門和異或門或非門、與或非門和異或門等。等。邏輯邏輯0 0和和1 1： 電子電路中用高、低電平來表示。電子電路中用高、低電平來表示。正邏輯：正邏輯：高電平為高電平為1 1，低電平為，低電平為0 0負邏輯：負邏輯：高電平為高電平為0 0，低電平為，低電平為1 1獲得高、低電平的基本方法：利用半導體開關元件的導獲得高、低電平的基本方法：利用半導體開關元件的導通、截止（即開、關）兩種工作狀態(tài)。通、截止（即開、關）兩種工作狀態(tài)。 利用二極管的單向導電性，相當于一個受外加電壓極性利用二極管的單向導電性，相當于一個受外加電壓極

3、性控制的開關。控制的開關。導通條件：導通條件：V VD D0.7V 0.7V 特點：相當于特點：相當于0.7V0.7V壓降的閉合開關壓降的閉合開關截止條件：截止條件： V VD D0.7V 0.7V 特點：相當于完全斷開的開關特點：相當于完全斷開的開關 穩(wěn)態(tài)開關特性：穩(wěn)態(tài)開關特性：晶體三極管工作于截止區(qū)時，內阻很大，相當于開關斷晶體三極管工作于截止區(qū)時，內阻很大，相當于開關斷開狀態(tài)；開狀態(tài)；工作于飽和區(qū)時，內阻很低，相當于開關接通狀態(tài)。工作于飽和區(qū)時，內阻很低，相當于開關接通狀態(tài)。Q2ui iB e Rb biC (mA) 直流負載線 VCC Rc 0+VCCiC uo工作原理電路輸出特性曲線

4、80A60A40A20AiB=00 UCES VCC uCE(V) 0 0.5 uBE(V)輸入特性曲線iB(A)Q1Q Rc cRbRc+VCCb ce截止狀態(tài)截止狀態(tài)飽和狀態(tài)飽和狀態(tài)iBIBSui=UIL0.5Vuo=+VCCui=UIHuo=0.3VRbRc+VCCb ce0.7V0.3V飽和區(qū)飽和區(qū)截止區(qū)截止區(qū)放放大大區(qū)區(qū) 10k ui iB e Rb b +VCC=+5V iC uo Rc 1k c =50 ui=0.3V時，因為時，因為uBE0.5V，iB=0，三極管工作在截止狀三極管工作在截止狀態(tài)，態(tài)，ic=0。因為因為ic=0，所以輸所以輸出電壓出電壓：u ui i=1V=1V

5、時，三極管導通，基極電流：時，三極管導通，基極電流：因為因為0iBIBS，三極管工作三極管工作在飽和狀態(tài)。輸出電壓在飽和狀態(tài)。輸出電壓：uoUCES0.3V一、二極管與門一、二極管與門+VCC(+5V) R 3k Y D1A D2B5V0VY=ABABY &A D1B D2 5V 0V YR3kY=A+BABY 1 A =30 +5V Y 電路圖 1 邏輯符號 A Y 1k 4.3k u uA A0V0V時，三極管截止，時，三極管截止，i iB B0 0，i iC C0 0，輸出電壓，輸出電壓u uY YV VCCCC5V5Vu uA A5V5V時，三極管導通?；鶚O時，三極管導通。基極

6、電流為：電流為：mA1mA3 . 47 . 05iB 三極管臨界飽和時三極管臨界飽和時的基極電流為：的基極電流為：mA16. 01303 . 05IBS i iB BI IBSBS，三極管工作，三極管工作在飽和狀態(tài)。輸出電在飽和狀態(tài)。輸出電壓壓u uY YU UCESCES0.3V0.3V。AY 2.1 2.1 TTL TTL電路是一種單片集成電路，即一個邏電路是一種單片集成電路，即一個邏輯電路的所有元件和連線都制作在同一塊半輯電路的所有元件和連線都制作在同一塊半導體基片上。由于這種集成電路的輸入端和導體基片上。由于這種集成電路的輸入端和輸出端電路的結構形式都采用了半導體三極輸出端電路的結構形

7、式都采用了半導體三極管，所以稱為管，所以稱為晶體管晶體管晶體管邏輯電路晶體管邏輯電路，即即TTL電路（電路（ Transister - Transister Logic) )T4 +VCC(+5V) b1 A BR13kT3T2T1Y R4100+VCC(+5V)T5 A BTTL與非門電路T1的等效電路D3c1R13kR2750R3360R53kD1D2 R4100T4 A BR13kT3T2T1Y+VCC(+5V)T5R2750R3360R53k0.7V0.7V+-3.6V3.6V0.3V0.3V輸入信號不全為輸入信號不全為1 1：如如u uA A=0.3V=0.3V， u uB B=3.

8、6V=3.6V則則u uB1B1=0.3+0.7=1V=0.3+0.7=1V，T T2 2、T T5 5截止，截止，T T3 3、T T4 4導通導通忽略忽略i iB3B3，輸出端的電位為：，輸出端的電位為：uY50.70.73.6V輸出輸出Y Y為高電平。為高電平。T4ABR13kT3T2T1YR4100+VCC(+5V)T5R2750 R3360 R53k0.7V0.7V+-+-0.3V+-0.3V3.6V3.6V3.6V3.6V輸入信號全為輸入信號全為1 1：如如u uA A=u=uB B=3.6V=3.6V則則u uB1B1=2.1V=2.1V，T T2 2、T T5 5導通，導通，T

9、 T3 3、T T4 4截止截止輸出端的電位為：輸出端的電位為：u uY Y=U=UCESCES0.3V0.3V輸出輸出Y Y為低電平。為低電平。功能表功能表真值表真值表邏輯表達式邏輯表達式BAY74LS0074LS00內含內含4 4個個2 2輸入與非門，輸入與非門，74LS2074LS20內含內含2 2個個4 4輸入與非門。輸入與非門。 14 13 12 11 10 9 8 74LS00 1 2 3 4 5 6 7 74LS00 的引腳排列圖 VCC 3A 3B 3Y 4A 4B 4Y 1A 1B 1Y 2A 2B 2Y GND 14 13 12 11 10 9 8 74LS20 1 2 3

10、 4 5 6 7 VCC 2A 2B NC 2C 2D 2Y 1A 1B NC 1C 1D 1Y GND 74LS20 的引腳排列圖 1 1、TTLTTL非門非門 14 13 12 11 10 9 874LS04 1 2 3 4 5 6 7VCC 4A 4Y 5A 5Y 6A 6Y 1A 1Y 2A 2Y 3A 3Y GND6 反相器 74LS04 的引腳排列圖T4AR13kT3T2T1YR4100+VCCT5R2750R3360R53kTTL 反相器電路A=0A=0時，時，T T2 2、T T5 5截止，截止，T T3 3、T T4 4導通，導通，Y=1Y=1。A=1A=1時，時，T T2

11、2、T T5 5導通，導通，T T3 3、T T4 4截止，截止，Y=0Y=0。AY 14 13 12 11 10 9 874LS02 1 2 3 4 5 6 7VCC 3Y 3B 3A 4Y 4B 4A 1Y 1B 1A 2Y 2B 3A GND74LS02 的引腳排列圖T4ABR1T3T2T1YR4+VCCT5R2R3R5T2T1R1TTL 或非門電路A A、B B中只要有一個為中只要有一個為1 1，即高電平，如，即高電平，如A A1 1，則，則i iB1B1就會經過就會經過T T1 1集集電結流入電結流入T T2 2基極，使基極，使T T2 2、T T5 5飽和導通，輸出為低電平，即飽和

12、導通，輸出為低電平，即Y Y0 0。A AB B0 0時，時，i iB1B1、iiB1B1均分別流入均分別流入T T1 1、T T 1 1發(fā)射極，使發(fā)射極，使T T2 2、T T 2 2、T T5 5均截止，均截止，T T3 3、T T4 4導通，輸出為高電平，即導通，輸出為高電平，即Y Y1 1。BAY 14 13 12 11 10 9 874LS51 1 2 3 4 5 6 7VCC 2B 2C 2D 2E 2F 2Y 2A 1A 1B 1C 1D 1Y GND74LS51 的引腳排列圖T4ABCDR1T3T2T1YR4+VCCT5R2R3R5T2T1R1TTL 與或非門電路A A和和B

13、B都為高電平（都為高電平（T T2 2導通）、或導通）、或C C和和D D都為高電平（都為高電平（T T2 2導通）時，導通）時，T T5 5飽和導通、飽和導通、T T4 4截止，輸出截止，輸出Y Y=0=0。A A和和B B不全為高電平、并且不全為高電平、并且C C和和D D也不全為高電平（也不全為高電平（T T2 2和和T T2 2同時截同時截止）時，止）時，T T5 5截止、截止、T T4 4飽和導通，輸出飽和導通，輸出Y Y=1=1。DCBAY與與門門 A B AB & 1 Y=AB=AB A B & Y 或或門門 A B A+B 1 1 Y=A+B=A+B A B 1

14、 Y 異或門AB&11Y A B =1 Y BABABA)BA)(BA()BA(BABABAY 用以上講過的用以上講過的TTLTTL門電路不能將輸出端直接并聯(lián)門電路不能將輸出端直接并聯(lián)因為：當并聯(lián)的兩個門電路中有一個門的輸出是高電平，而另因為：當并聯(lián)的兩個門電路中有一個門的輸出是高電平，而另一個門的輸出為低電平時，則輸出端并聯(lián)后必將有很大的負載一個門的輸出為低電平時，則輸出端并聯(lián)后必將有很大的負載電流同時流經兩個門電路的輸出極。這個電流遠遠超過了正常電流同時流經兩個門電路的輸出極。這個電流遠遠超過了正常工作電流，甚至使門電路損壞。工作電流，甚至使門電路損壞。10當將兩個當將兩個TTL“

15、TTL“與非與非”門門輸出端直接并聯(lián)輸出端直接并聯(lián)時：時：V VccccRR5 5門門1 1的的T T4 4門門2 2的的T T5 5產生產生一個很大的電流一個很大的電流產生一個大電流產生一個大電流1 1、抬高門、抬高門2 2輸出輸出低電平低電平2 2、會因功耗過大、會因功耗過大損壞門器件損壞門器件注：注：TTLTTL輸出端輸出端不能直接并聯(lián)不能直接并聯(lián) 解決這個問題的方法就是把輸出極改為集電極開解決這個問題的方法就是把輸出極改為集電極開路的三極管結構。路的三極管結構。集電極開路輸出的門電路稱為集電極開路輸出的門電路稱為OCOC門。門。 OCOC門電路在工作時需外接負載電阻和電源。門電路在工作

16、時需外接負載電阻和電源。只要只要電阻的阻值和電源電壓的數(shù)值選擇得當，就可保證輸電阻的阻值和電源電壓的數(shù)值選擇得當，就可保證輸出的高、低電平符合要求，輸出三極管的負載電流又出的高、低電平符合要求，輸出三極管的負載電流又不至過大。不至過大。 OC 與非門的電路結構 A B +VCC Y R Y A B C D & & OC 門線與圖 +VCC R Y1 Y2 T1 T2 T3 uB1 問題的提出：問題的提出：為解決一般為解決一般TTLTTL與非門不能線與而設計的。與非門不能線與而設計的。接入外接電阻接入外接電阻R R后：后：A A、B B不全為不全為1 1時，時，u uB1B1=1

17、V=1V，T T2 2、T T3 3截止，截止，Y=1Y=1。A A、B B全為全為1 1時，時，u uB1B1=2.1V=2.1V，T T2 2、T T3 3飽和導通，飽和導通，Y=0Y=0。BAY 國標符號 T4 A R1 3k T3 T2 T1 Y R4 100 +VCC(+5V) T5 R2 750 R3 360 R5 3k A E & EN Y E D 電路結構 E E0 0時時，二極管，二極管D D導通，導通，T T1 1基極和基極和T T3 3基極均被鉗制在低電平，因基極均被鉗制在低電平，因而而T T2 2T T5 5均截止，輸出端開路，電路處于均截止，輸出端開路，電路處

18、于高阻狀態(tài)高阻狀態(tài)。E E1 1時時，二極管，二極管D D截止，截止，TSTS門的輸出狀態(tài)完全取決于輸入信號門的輸出狀態(tài)完全取決于輸入信號A A的狀態(tài)，電路輸出與輸入的邏輯關系和一般反相器相同，即：的狀態(tài)，電路輸出與輸入的邏輯關系和一般反相器相同，即： Y=AY=A，A A0 0時時Y Y1 1，為高電平；，為高電平；A A1 1時時Y Y0 0，為低電平。，為低電平。結論：結論：電路的輸出有高阻態(tài)、高電平和低電平電路的輸出有高阻態(tài)、高電平和低電平3 3種狀態(tài)。種狀態(tài)。 G1 總線 A B E 1 EN Y 1 EN 1 A E 1 EN B 1 EN 1 1 EN E1 A1 1 EN E2

19、 A2 1 EN En An (a) 多路開關 (b) 雙向傳輸 (c) 單向總線 G1 G2 G1 G2 G2 Gn 構成數(shù)據(jù)總線：讓各門的控構成數(shù)據(jù)總線：讓各門的控制端輪流處于低電平，即任何制端輪流處于低電平，即任何時刻只讓一個時刻只讓一個TSTS門處于工作狀門處于工作狀態(tài)，而其余態(tài)，而其余TSTS門均處于高阻狀門均處于高阻狀態(tài)，這樣總線就會輪流接受各態(tài)，這樣總線就會輪流接受各TSTS門的輸出。門的輸出。信號雙向傳輸：信號雙向傳輸：E=0時信號向右時信號向右傳送，傳送，B=A；E=1時信號向左時信號向左傳送，傳送，A=B 。作多路開關：作多路開關：E=0E=0時，門時，門G G1 1使使能

20、，能，G G2 2禁止，禁止，Y=AY=A；E=1E=1時，時，門門G G2 2使能，使能，G G1 1禁禁止，止，Y=BY=B。7474：標準系列：標準系列，前面介紹的，前面介紹的TTLTTL門電路都屬于門電路都屬于7474系列，其典型系列，其典型電路與非門的平均傳輸時間電路與非門的平均傳輸時間t tpdpd10ns10ns，平均功耗，平均功耗P P10mW10mW。74H74H：高速系列，是在：高速系列，是在7474系列基礎上改進得到的，其典型電路與系列基礎上改進得到的，其典型電路與非門的平均傳輸時間非門的平均傳輸時間t tpdpd6ns6ns，平均功耗，平均功耗P P22mW22mW。，

21、是在，是在74H74H系列基礎上改進得到的，其典型系列基礎上改進得到的，其典型電路與非門的平均傳輸時間電路與非門的平均傳輸時間t tpdpd3ns3ns，平均功耗，平均功耗P P19mW19mW。，是在，是在74S74S系列基礎上改進得到的，系列基礎上改進得到的，其典型電路與非門的平均傳輸時間其典型電路與非門的平均傳輸時間t tpdpd9ns9ns，平均功耗，平均功耗P P2mW2mW。74LS74LS系列產品具有最佳的綜合性能，是系列產品具有最佳的綜合性能，是TTLTTL集成電路的主流，是集成電路的主流，是應用最廣的系列。應用最廣的系列。（1 1）輸出高電平輸出高電平V VOHOH：TTLT

22、TL與非門的一個或幾個輸入為低電平時的與非門的一個或幾個輸入為低電平時的輸出電平。產品規(guī)范值輸出電平。產品規(guī)范值V VOHOH2.4V2.4V，標準高電平，標準高電平V VSHSH2.4V2.4V。（2 2）高電平輸出電流高電平輸出電流I IOHOH：輸出為高電平時，提供給外接負載的：輸出為高電平時，提供給外接負載的最大輸出電流，超過此值會使輸出高電平下降。最大輸出電流，超過此值會使輸出高電平下降。I IOHOH表示電路的拉表示電路的拉電流負載能力。電流負載能力。（3 3）輸出低電平輸出低電平V VOLOL：TTLTTL與非門的輸入全為高電平時的輸出電平。與非門的輸入全為高電平時的輸出電平。產

23、品規(guī)范值產品規(guī)范值V VOLOL0.4V0.4V，標準低電平，標準低電平V VSLSL0.4V0.4V。（4 4）低電平輸出電流低電平輸出電流I IOLOL：輸出為低電平時，外接負載的最大輸：輸出為低電平時，外接負載的最大輸出電流，超過此值會使輸出低電平上升。出電流，超過此值會使輸出低電平上升。I IOLOL表示電路的灌電流負表示電路的灌電流負載能力。載能力。（5 5）扇出系數(shù)扇出系數(shù)N NO O：指一個門電路能帶同類門的最大數(shù)目，它表示：指一個門電路能帶同類門的最大數(shù)目，它表示門電路的帶負載能力。一般門電路的帶負載能力。一般TTLTTL門電路要求門電路要求N NO O88。l 扇出系數(shù)：扇出

24、系數(shù)： 門電路輸出驅動同類門的個數(shù)門電路輸出驅動同類門的個數(shù)+5VR4R2R5T3T4T1前級前級T1T1IiH1IiH3IiH2IOH前級輸出為高電平時前級輸出為高電平時+5VR2R13kT2R3T1T5b1c1前級前級IOLIiL1IiL2IiL3前級輸出為低電平時前級輸出為低電平時 輸出低電平時，流入前級的電流（輸出低電平時，流入前級的電流（灌電流灌電流）：）：iL2iL1OLIII輸出高電平時，前級流出的電流（輸出高電平時，前級流出的電流（拉電流拉電流）：）：iH2iH1OHIII一般與非門的扇出系數(shù)為一般與非門的扇出系數(shù)為1010。 由于由于 IOL、IOH 的限制，每個門電路輸出端

25、所帶門電路的的限制，每個門電路輸出端所帶門電路的個數(shù)，稱為扇出系數(shù)。個數(shù)，稱為扇出系數(shù)。（1 1）輸出高電平輸出高電平V VOHOH：TTLTTL與非門的一個或幾個輸入為低電平時的與非門的一個或幾個輸入為低電平時的輸出電平。產品規(guī)范值輸出電平。產品規(guī)范值V VOHOH2.4V2.4V，標準高電平，標準高電平V VSHSH2.4V2.4V。（2 2）高電平輸出電流高電平輸出電流I IOHOH：輸出為高電平時，提供給外接負載的：輸出為高電平時，提供給外接負載的最大輸出電流，超過此值會使輸出高電平下降。最大輸出電流，超過此值會使輸出高電平下降。I IOHOH表示電路的拉表示電路的拉電流負載能力。電流

26、負載能力。（3 3）輸出低電平輸出低電平V VOLOL：TTLTTL與非門的輸入全為高電平時的輸出電平。與非門的輸入全為高電平時的輸出電平。產品規(guī)范值產品規(guī)范值V VOLOL0.4V0.4V，標準低電平，標準低電平V VSLSL0.4V0.4V。（4 4）低電平輸出電流低電平輸出電流I IOLOL：輸出為低電平時，外接負載的最大輸：輸出為低電平時，外接負載的最大輸出電流，超過此值會使輸出低電平上升。出電流，超過此值會使輸出低電平上升。I IOLOL表示電路的灌電流負表示電路的灌電流負載能力。載能力。（5 5）扇出系數(shù)扇出系數(shù)N NO O：指一個門電路能帶同類門的最大數(shù)目，它表示：指一個門電路能

27、帶同類門的最大數(shù)目，它表示門電路的帶負載能力。一般門電路的帶負載能力。一般TTLTTL門電路要求門電路要求N NO O88。（6 6）最大工作頻率最大工作頻率f fmaxmax：超過此頻率電路就不能正常工作。：超過此頻率電路就不能正常工作。（7 7）輸入開門電平輸入開門電平V VONON：是在額定負載下使與非門的輸出電平達：是在額定負載下使與非門的輸出電平達到標準低電平到標準低電平V VSLSL的輸入電平。它表示使與非門開通的最小輸入電的輸入電平。它表示使與非門開通的最小輸入電平。一般平。一般TTLTTL門電路的門電路的V VONON1.8V1.8V。（8 8）輸入關門電平輸入關門電平V VO

28、FFOFF：使與非門的輸出電平達到標準高電平：使與非門的輸出電平達到標準高電平V VSHSH的輸入電平。它表示使與非門關斷所需的最大輸入電平。一般的輸入電平。它表示使與非門關斷所需的最大輸入電平。一般TTLTTL門電路的門電路的V VOFFOFF0.8V0.8V。VoffVSHVonVSL關門電平關門電平V OFF：保證輸出為標準高電平保證輸出為標準高電平VSH的最大輸入低電平值的最大輸入低電平值開門電平開門電平V ON：保證輸出為標準低電平保證輸出為標準低電平VSL的最小輸入高電平值的最小輸入高電平值低電平噪聲容限低電平噪聲容限V NL：V NL= V OFF - VSL高電平噪聲容限高電平

29、噪聲容限V NH：V NH= V SH - VON噪聲容限：保證輸出邏輯狀態(tài)一定，而允許的輸入噪聲干擾的電壓幅值噪聲容限：保證輸出邏輯狀態(tài)一定，而允許的輸入噪聲干擾的電壓幅值（7 7）輸入開門電平輸入開門電平V VONON：是在額定負載下使與非門的輸出電平達：是在額定負載下使與非門的輸出電平達到標準低電平到標準低電平V VSLSL的輸入電平。它表示使與非門開通的最小輸入電的輸入電平。它表示使與非門開通的最小輸入電平。一般平。一般TTLTTL門電路的門電路的V VONON1.8V1.8V。（8 8）輸入關門電平輸入關門電平V VOFFOFF：使與非門的輸出電平達到標準高電平：使與非門的輸出電平達

30、到標準高電平V VSHSH的輸入電平。它表示使與非門關斷所需的最大輸入電平。一般的輸入電平。它表示使與非門關斷所需的最大輸入電平。一般TTLTTL門電路的門電路的V VOFFOFF0.8V0.8V。（9 9）高電平輸入電流高電平輸入電流I IIHIH：輸入為高電平時的輸入電流，也即當：輸入為高電平時的輸入電流，也即當前級輸出為高電平時，本級輸入電路造成的前級拉電流。前級輸出為高電平時，本級輸入電路造成的前級拉電流。（1010）低電平輸入電流低電平輸入電流I IILIL：輸入為低電平時的輸出電流，也即當：輸入為低電平時的輸出電流，也即當前級輸出為低電平時，本級輸入電路造成的前級灌電流。前級輸出為

31、低電平時，本級輸入電路造成的前級灌電流。0.3V+V13b1B1TR1iCC4K1VILIl 輸入低電平電流輸入低電平電流IIL是指當門電路的輸入端接低電平時，是指當門電路的輸入端接低電平時， 從門電路輸入端流出的電流。從門電路輸入端流出的電流。3.6V+V13b1IB1IHTR1iCC4KA2.1V1.4Vl 輸入高電平電流輸入高電平電流IIH是指當門電路的輸入端接高電平時，是指當門電路的輸入端接高電平時， 流入輸入端的電流流入輸入端的電流( (很小很小) )。 （7 7）輸入開門電平輸入開門電平V VONON：是在額定負載下使與非門的輸出電平達：是在額定負載下使與非門的輸出電平達到標準低電

32、平到標準低電平V VSLSL的輸入電平。它表示使與非門開通的最小輸入電的輸入電平。它表示使與非門開通的最小輸入電平。一般平。一般TTLTTL門電路的門電路的V VONON1.8V1.8V。（8 8）輸入關門電平輸入關門電平V VOFFOFF：使與非門的輸出電平達到標準高電平：使與非門的輸出電平達到標準高電平V VSHSH的輸入電平。它表示使與非門關斷所需的最大輸入電平。一般的輸入電平。它表示使與非門關斷所需的最大輸入電平。一般TTLTTL門電路的門電路的V VOFFOFF0.8V0.8V。（9 9）高電平輸入電流高電平輸入電流I IIHIH：輸入為高電平時的輸入電流，也即當：輸入為高電平時的輸

33、入電流，也即當前級輸出為高電平時，本級輸入電路造成的前級拉電流。前級輸出為高電平時，本級輸入電路造成的前級拉電流。（1010）低電平輸入電流低電平輸入電流I IILIL：輸入為低電平時的輸出電流，也即當：輸入為低電平時的輸出電流，也即當前級輸出為低電平時，本級輸入電路造成的前級灌電流。前級輸出為低電平時，本級輸入電路造成的前級灌電流。（1111）平均傳輸時間平均傳輸時間t tpdpd：信號通過與非門時所需的平均延遲時間。：信號通過與非門時所需的平均延遲時間。在工作頻率較高的數(shù)字電路中，信號經過多級傳輸后造成的時間在工作頻率較高的數(shù)字電路中，信號經過多級傳輸后造成的時間延遲，會影響電路的邏輯功能

34、。延遲，會影響電路的邏輯功能。導通延遲時間導通延遲時間t tPHLPHL ：輸入波形上升沿的輸入波形上升沿的50%50%幅值處到輸出幅值處到輸出波形下降沿波形下降沿50% 50% 幅值處所需要的時間。幅值處所需要的時間。截止延遲時間截止延遲時間t tPLHPLH：從輸從輸入波形下降沿入波形下降沿50% 50% 幅值幅值處到輸出波形上升沿處到輸出波形上升沿50% 50% 幅值處所需要的時幅值處所需要的時間。間。平均傳輸延遲時間平均傳輸延遲時間t tpdpd：2t t t PHLPLHpd通常通常t tPLHPLHt tPHLPHL，t tpdpd越小，電路的越小，電路的開關速度越高。開關速度越高

35、。一般一般t tpdpd = 10ns = 10ns40ns40ns輸入信號輸入信號VI輸出信號輸出信號V0（7 7）輸入開門電平輸入開門電平V VONON：是在額定負載下使與非門的輸出電平達：是在額定負載下使與非門的輸出電平達到標準低電平到標準低電平V VSLSL的輸入電平。它表示使與非門開通的最小輸入電的輸入電平。它表示使與非門開通的最小輸入電平。一般平。一般TTLTTL門電路的門電路的V VONON1.8V1.8V。（8 8）輸入關門電平輸入關門電平V VOFFOFF：使與非門的輸出電平達到標準高電平：使與非門的輸出電平達到標準高電平V VSHSH的輸入電平。它表示使與非門關斷所需的最大

36、輸入電平。一般的輸入電平。它表示使與非門關斷所需的最大輸入電平。一般TTLTTL門電路的門電路的V VOFFOFF0.8V0.8V。（9 9）高電平輸入電流高電平輸入電流I IIHIH：輸入為高電平時的輸入電流，也即當：輸入為高電平時的輸入電流，也即當前級輸出為高電平時，本級輸入電路造成的前級拉電流。前級輸出為高電平時，本級輸入電路造成的前級拉電流。（1010）低電平輸入電流低電平輸入電流I IILIL：輸入為低電平時的輸出電流，也即當：輸入為低電平時的輸出電流，也即當前級輸出為低電平時，本級輸入電路造成的前級灌電流。前級輸出為低電平時，本級輸入電路造成的前級灌電流。（1111）平均傳輸時間平

37、均傳輸時間t tpdpd：信號通過與非門時所需的平均延遲時間。：信號通過與非門時所需的平均延遲時間。在工作頻率較高的數(shù)字電路中，信號經過多級傳輸后造成的時間在工作頻率較高的數(shù)字電路中，信號經過多級傳輸后造成的時間延遲，會影響電路的邏輯功能。延遲，會影響電路的邏輯功能。（1212）空載功耗空載功耗：與非門空載時電源總電流：與非門空載時電源總電流I ICCCC與電源電壓與電源電壓V VCCCC的乘的乘積。積。 集成電路的功耗和集成密度密切相關。功耗大的的元器件集集成電路的功耗和集成密度密切相關。功耗大的的元器件集成度不能很高，否則，器件因無法散熱而容易燒毀。成度不能很高，否則，器件因無法散熱而容易

38、燒毀。 v電源電壓及電源干擾的消除：引入電源濾波，每隔電源電壓及電源干擾的消除：引入電源濾波，每隔6 68 8個門個門加接一個加接一個0.010.010.10.1F F的電容對高頻進行濾波。的電容對高頻進行濾波。v輸出端的連接：注意線與問題和負載能力。輸出端的連接：注意線與問題和負載能力。v閑置輸入端的處理。閑置輸入端的處理。v電路安裝接線和焊接應注意的問題：線要短、接地要好、烙電路安裝接線和焊接應注意的問題：線要短、接地要好、烙鐵功率不大于鐵功率不大于25W25W，焊接時間要短。，焊接時間要短。v調試中應注意的問題：輸出端高低電平的范圍，輸出端與地調試中應注意的問題：輸出端高低電平的范圍，輸

39、出端與地及電源之間的短接要避免。及電源之間的短接要避免。2.1 2.1 MOSMOS管是金屬管是金屬氧化物氧化物半導體場效應管的簡稱。半導體場效應管的簡稱。（Metal-Oxide-Semiconductor Field-Effect Transistor）用用PMOS和和NMOS兩種管子構成的互補兩種管子構成的互補MOSMOS，即，即CMOS電路。電路。工作原理電路工作原理電路轉移特性曲線轉移特性曲線u ui iu uo oG GD DS SR RD D+V+VDDDD MOS MOS管是電壓控制器件管是電壓控制器件, ,用柵極電壓用柵極電壓V VGSGS來控制漏極電流來控制漏極電流i iD

40、 D，如圖，如圖所示的轉移特性，表示在漏源電壓所示的轉移特性，表示在漏源電壓V VDSDS一定時，一定時，i iD D和和V VGSGS的關系。的關系。V VT T為為開啟電壓。當開啟電壓。當V VGSGSVVVT T后，形成后，形成i iD D，相當于開關閉合。相當于開關閉合。VT0246810123iD(mA)VGS(v)V)VDS=6 v(VT=4v)截止區(qū)：截止區(qū)：V VGSGSVVVT T， V VDSDSVBVBVDSDS后，后，i iD D將隨將隨V VDSDS增加而急劇增加，應避免此種情增加而急劇增加，應避免此種情況，以免損壞管子。況，以免損壞管子。0246810123iD(m

41、A)VDS(v)V)12線性電阻區(qū)線性電阻區(qū)飽和區(qū)飽和區(qū)擊穿區(qū)擊穿區(qū)截止區(qū)截止區(qū)VGS=8v7v6v5v4v輸出特性曲線輸出特性曲線GDSRD+V+VDDDDu ui iUUUT Tu uo o00 由于由于MOSMOS管截止時漏極和源級之間的內阻管截止時漏極和源級之間的內阻R ROFFOFF非常大，所以截非常大，所以截止狀態(tài)下的等效電路可用斷開的開關代替。止狀態(tài)下的等效電路可用斷開的開關代替。MOSMOS管導通狀態(tài)下的管導通狀態(tài)下的內阻內阻R RONON約在約在1K1K 以內，而且與以內，而且與V VGSGS的數(shù)值有關。的數(shù)值有關。 uA +VDD +10V TP TN +VDD +10V

42、+VDD +10V S S RONP RONN 10V 0V (a) 電電 路路 (b) TN截截 止止 、 TP導導 通通 (c) TN導導 通通 、 TP截截 止止 uY uY uY （1 1）u uA A0V0V時，時，T TN N截止，截止，T TP P導通。輸出電壓導通。輸出電壓u uY YV VDDDD10V10V。（2 2）u uA A10V10V時，時，T TN N導通導通，T TP P截止。輸出電壓截止。輸出電壓u uY Y0V0V。AY 靜態(tài)時靜態(tài)時T TN N和和T TP P總是工作在一個導通而另一個截止，其截止內阻總是工作在一個導通而另一個截止，其截止內阻又極高，流過又

43、極高，流過T TN N和和T TP P的靜態(tài)電流極小，所以的靜態(tài)電流極小，所以CMOSCMOS反向器的靜態(tài)功耗反向器的靜態(tài)功耗極小。極小。1 1、CMOSCMOS與非門與非門BY+VDDATP1TN1TN2TP2A A、B B當中有一個或全為當中有一個或全為低電平低電平時，時，T TN1N1、T TN2N2中有中有一個或全部截止，一個或全部截止，T TP1P1、T TP2P2中有一個或全部導通，中有一個或全部導通，輸出輸出Y Y為高電平為高電平。只有當只有當輸入輸入A A、B B全為高全為高電平電平時，時，T TN1N1和和T TN2N2才會都導才會都導通，通，T TP1P1和和T TP2P2

44、才會都截止，才會都截止，輸出輸出Y Y才會為低電平才會為低電平。BAY BY+VDDATN1TP2TN2TP1只要只要輸入輸入A A、B B當中當中有一個或全為高電平有一個或全為高電平，T TP1P1、T TP2P2中有一個或全中有一個或全部截止，部截止，T TN1N1、T TN2N2中有中有一個或全部導通，一個或全部導通，輸輸出出Y Y為低電平為低電平。只有當只有當A A、B B全為低電全為低電平平時，時，T TP1P1和和T TP2P2才會都才會都導通，導通，T TN1N1和和T TN2N2才會都才會都截止，截止，輸出輸出Y Y才會為高才會為高電平電平。BAY 與與門門 A B AB &a

45、mp; 1 Y=AB=ABAB&Y或或門門ABA+B11Y=A+B=A+BAB1YCMOSCMOS與或非門與或非門&1&1 & 1ABCDABCDABCDYYY(a) 由與非門和反相器構成(b) 由與門和或非門構成(c) 邏輯符號DCBADCBAY DCBAY CMOSCMOS異或門異或門&ABY&BABABABABABAY 1 1、CMOS ODCMOS OD門門&1YAB+VDDRD外接AB&Y(a) 電路(b) 符號ABY 11ENAETP2TP1 YTN1TN2AEY+VDD(a) 電路(b) 符號E=1E=1時，時，T

46、TP2P2、T TN2N2均截止，均截止，Y Y與地和電源都斷開了，輸與地和電源都斷開了，輸出端呈現(xiàn)為出端呈現(xiàn)為高阻態(tài)高阻態(tài)。E=0E=0時，時，T TP2P2、T TN2N2均導通，均導通，T TP1P1、T TN1N1構成構成反相器反相器?？梢婋娐返妮敵鲇懈咦钁B(tài)、可見電路的輸出有高阻態(tài)、高電平和低電平高電平和低電平3 3種狀態(tài)，種狀態(tài)，是一種三態(tài)門。是一種三態(tài)門。C+VDDTGuiuiuouoTPTNCCC(a) 電路(b) 符號C0、 ，即，即C端為低電平（端為低電平（0V）、）、 端為高電平（端為高電平（VDD）時，時， TN和和TP都不具備開啟條件而截止，輸入和輸出之間相當于都不具備

47、開啟條件而截止，輸入和輸出之間相當于開關斷開一樣。開關斷開一樣。C1、 ，即，即C端為高電平（端為高電平（VDD）、）、 端為低電平（端為低電平（0V）時，時，TN和和TP都具備了導通條件，輸入和輸出之間相當于開關接都具備了導通條件，輸入和輸出之間相當于開關接通一樣，通一樣，uoui。1C0CCC（1 1）CMOSCMOS電路的工作速度比電路的工作速度比TTLTTL電路的低。電路的低。（2 2）CMOSCMOS帶負載的能力比帶負載的能力比TTLTTL電路強。電路強。（3 3）CMOSCMOS電路的電源電壓允許范圍較大，約在電路的電源電壓允許范圍較大，約在3 318V18V，抗干擾，抗干擾能力比能力比TTLTTL電路強。電路強。（4 4）CMOSCMOS電路的功耗比電路的功耗比TTLTTL電路小得多。門電路的功耗只有幾電路小得多。門電路的功耗只有幾個個WW，中規(guī)模集成電路的功耗也不會超過，中規(guī)模集成電路的功耗也不會超過100W100W。（5 5）CMOSCMOS集成電路的集成度比集成電路的集成度比TTLTTL電路高。電路高。（6 6）CMOS