模擬集成電路課程設計課件

1、第六章第六章 模擬集成電路設計基礎模擬集成電路設計基礎 D/A轉換的信號處理過程 第六章第六章 模擬集成電路設計基礎模擬集成電路設計基礎 （1）采樣和保持）采樣和保持 采樣：把在時間上是連續(xù)的輸入模擬信號ui轉換成在時間上是斷續(xù)的信號，輸出脈沖波的包絡仍反映輸入信號幅度的大小。 取樣定理，采樣信號的頻率fs和輸入模擬信號的最高頻率fimax之間必須滿足下述條件:fs2fimax 因為每次把取樣電壓轉換為相應的數(shù)字量都需要一定的時間，所以在每次取樣以后，必須把取樣電壓保持一段時間。第六章第六章 模擬集成電路設計基礎模擬集成電路設計基礎 （2）量化和編碼）量化和編碼 在用數(shù)字量表示取樣電壓時，也必

2、須把它化成這個最小數(shù)量單位的整倍數(shù)，這個轉化過程就叫做量化。所規(guī)定的最小數(shù)量單位叫做量化單位，用S表示。 編碼是把量化的數(shù)值用二進制代碼表示。把編碼后的二進制代碼輸出就得到A/D轉換的輸出信號，對同一正弦波，若S越小，誤差將越小，編碼時所需二進制代碼的位數(shù)就越多，對器件要求也越高。 第六章第六章 模擬集成電路設計基礎模擬集成電路設計基礎 圖 6 - 36給出一個A/D變換的原理框圖， 在這個框圖中， 量化器就是一系列加不同參考電平的電壓比較器， 當輸入電壓 高于該比較器的參考電平Uref時， 比較器輸出的數(shù)字量為“1”； 低于參考電平Uref時， 輸出為“0”。 圖 6 - 37 給出一個3位

3、A/D轉換器的轉換特性。iU第六章第六章 模擬集成電路設計基礎模擬集成電路設計基礎 圖 6 - 36 A/D轉換器的原理框圖 第六章第六章 模擬集成電路設計基礎模擬集成電路設計基礎 圖 6 - 37 3位A/D轉換器的轉換特性0000010100111001011101110FS歸一化模擬輸入1LSB轉換理想FS81FS83FS85FS87輸出數(shù)字碼FS41FS21FS4381418321854387理想量化模擬輸入理想轉換特性標稱量化值( LSB)21第六章第六章 模擬集成電路設計基礎模擬集成電路設計基礎 2. A/D轉換器的主要指標 (1) 分辨率， 即“位數(shù)”(bit數(shù)A/D數(shù)字化的字長

4、)。 這是一個表達精度的指標。 如果A/D轉換器的滿刻度輸入為UFSR， 位數(shù)為N， 則12221222QeQNFSBQUULSBUU量化電平 量化誤差 量化噪聲方差 (6 - 48a) (6 -48b) (6 - 48c) 第六章第六章 模擬集成電路設計基礎模擬集成電路設計基礎 在AD轉換過程中，量化會產(chǎn)生失真，而采樣和編碼都不會產(chǎn)生失真，量化誤差所造成的失真被認為是主要的噪聲源。模擬輸入u可以限制在滿量程輸入范圍(FS)。量化器的步長尺寸由VLSB= FS /2N給定?？梢钥吹搅炕鞯墓ぷ魇欠蔷€性的，其噪聲行為在某種程度上依賴于輸入信號。在特殊環(huán)境下，如果ADC的輸入信號是隨機的，量化步長

5、充分的小一量化噪聲可以假定為“加性白噪聲”。第六章第六章 模擬集成電路設計基礎模擬集成電路設計基礎 分析指出， 分辨率每提高一位， 量化信噪比將提高 6.02 dB。 (2) 采樣率， 即最高時鐘頻率， 這是一個表達A/D轉換器轉換速度的指標。 (3) 其它靜態(tài)特性指標還有失調誤差、 增益誤差、 非線性誤差(積分非線性、 微分非線性)等， 其意義與D/A轉換器的靜態(tài)誤差相同。第六章第六章 模擬集成電路設計基礎模擬集成電路設計基礎 6.4.2 A/D轉換器的分類及應用 A/D轉換器的類型很多， 有高速并行Flash A/D， 有速度與精度折中較好的流水線A/D， 有分辨率很高的適合語音處理的-

6、A/D， 有適用于數(shù)字電壓表的雙斜率積分式A/D， 也有適用范圍很廣的逐次比較式A/D等等， 如圖 6 - 38 所示。第六章第六章 模擬集成電路設計基礎模擬集成電路設計基礎 第六章第六章 模擬集成電路設計基礎模擬集成電路設計基礎 6.4.3 A/D轉換器電路舉例 1. 逐次比較型A/D轉換器 逐次比較型A/D轉換器是一種低成本， 分辨率和速度都比較好的A/D轉換器， 因此應用十分廣泛。 例如用CMOS工藝實現(xiàn)的 12 bit、 3 s AD7672就是較好的逐次比較型A/D 轉換器。 該A/D轉換器的原理框圖如圖 6 - 40 所示。 其工作過程介紹如下。第六章第六章 模擬集成電路設計基礎模

7、擬集成電路設計基礎 圖 6 - 40 逐次比較型A/D轉換器 C逐 次 逼 近寄 存 器SAR高 分 辨 率 比 較器S/HUi模 擬 輸出控 制 與 定 時高 速 D/A轉 換 命 令轉 換 完 成 信 號數(shù) 字 輸出*iU第六章第六章 模擬集成電路設計基礎模擬集成電路設計基礎 電路收到轉換命令后， 首先將逐次逼近寄存器置“0”(清零)。 當?shù)谝粋€時鐘脈沖到來時， 邏輯控制電路先將逐次逼近寄存器最高位(Dn-1)置“1”， 其它位置“0”， 經(jīng)過D/A轉換器重新轉換為模擬電壓Uo(相當于UFSR/2)， 然后將此電壓回送到比較器， 與輸入信號Ui比較。 若 UoUi 數(shù)字輸出最高位改為“0”

8、 (6 - 49)第六章第六章 模擬集成電路設計基礎模擬集成電路設計基礎 第二個時鐘脈沖到來時， 邏輯控制電路將寄存器次高位置“1”， 并與最高位一起送到D/A轉換器， 將 其輸出電壓Uo 與Ui再次比較。 若 Uo Ui 數(shù)字輸出次高位改為“0” (6 - 50)第六章第六章 模擬集成電路設計基礎模擬集成電路設計基礎 圖 6 - 41 逐次比較、 逐次逼近A/D轉換過程 0123456789104080120160200mV128192160176168164162163163Ui數(shù)字輸出 10100011節(jié)拍脈沖數(shù)第六章第六章 模擬集成電路設計基礎模擬集成電路設計基礎 2. 閃電式(Fla

9、sh)A/D轉換器 閃電式A/D轉換器是一種速度最高的A/D轉換器， 最高采樣率可達幾十兆、 幾百兆， 甚至GHz數(shù)量級。 閃電式A/D采用并行處理結構， 例如一個3位Flash A/D的簡圖如圖 6 - 42 所示。 第六章第六章 模擬集成電路設計基礎模擬集成電路設計基礎 圖 6 - 42 一種Flash A/D轉換器簡圖 UrefR/2113Uref /141比較器R211Uref /141R39Uref /141R47Uref /141R55Uref /140R63Uref /140R7Uref /140R/2UiUi11異或門0120130141150160b1數(shù)字輸出0b21b31U

10、DD0耗盡型NMOS增強型NMOS第六章第六章 模擬集成電路設計基礎模擬集成電路設計基礎 為了減少比較器數(shù)量， 可采用“子區(qū)式”A/D。 如圖 6 - 43 所示， 將A/D分成兩段： 高 4 位(粗量化)和低4位(精量化)， 這樣所需比較器數(shù)量僅為 2(2N-1)=2(24-1)=16個 比255個要少得多， 不過增加了一個D/A和一個求和電路， 速度也要受點影響， 但總的來說可以節(jié)省許多硅片面積。第六章第六章 模擬集成電路設計基礎模擬集成電路設計基礎 圖 6 - 43 “子區(qū)式” A/D轉換器 采 樣與 保 持模 擬 輸 入4 bit閃 電 式ADC4 bitD/Abit4bit3bit2

11、bit1(MSB)4 bit閃 電 式ADCbit7bit6bit5bit8(LSB)定 時采 樣 時 鐘疊 加放 大 器第六章第六章 模擬集成電路設計基礎模擬集成電路設計基礎 流水線型模數(shù)轉換流水線型模數(shù)轉換 流水線ADC采用多個低分辨率的閃爍式子ADC對采樣信號進行分級量化，然后將各級的量化結果進行延遲對準和數(shù)字校正后，產(chǎn)生一個高分辨率的數(shù)字輸出。第六章第六章 模擬集成電路設計基礎模擬集成電路設計基礎 工作原理工作原理 首先每一級的SAI電路對本級的輸入信號進行采樣和保持，然后送到子AD進行量化，產(chǎn)生“位數(shù)字量；接著”位數(shù)字量被送到DA轉換器，產(chǎn)生與之對應的模擬電壓送到減法器，從保持的信號

12、中減掉該模擬電壓得到一個余量信號：將該余量信號放大2q后輸出，作為下一級的輸入信號。在k級流水線結構中，這一過程要重復k一1次，第k級為標準的閃爍結構。為了克服每級子AD內部的失調和非線性，每級流水線輸出中都有冗余位，經(jīng)過校正后共同構成最后的N位輸出。第六章第六章 模擬集成電路設計基礎模擬集成電路設計基礎 優(yōu)缺點優(yōu)缺點 優(yōu)點：每級子電路中都有SH電路，可以使流水線各級同時運作，整個流水線電路的轉換速率取決于子電路的轉換速率，與流水線結構的級數(shù)無關；每級子電路輸出都包含冗余位，結合數(shù)字校正技術來提高分辨率；與同分辨率的閃爍型AD轉換電路相比，它能大大降低電路規(guī)模與功耗。 缺點：需要復雜的基準電路

13、與偏置結構；輸入信號必須穿過數(shù)級電路，造成流水線延遲；各級輸出必須要嚴格同步；要求嚴格的兩相不交疊時鐘等。第六章第六章 模擬集成電路設計基礎模擬集成電路設計基礎 分辨率選擇分辨率選擇 最優(yōu)的每級分辨率由兩個因素決定：系統(tǒng)的轉換速率和分辨率 從轉換速率的角度看，希望每級分辨率最小。因為選擇最小的每級分辨率，能將級間增益最小化，有利于提高轉換速率，同時也使芯片的面積和功耗最小。 常見的選擇1.5位的每級分辨率 ，其中1位為有效分辨率，0.5位為冗余位，對應的的級間增益僅為2。第六章第六章 模擬集成電路設計基礎模擬集成電路設計基礎 延遲對準電路延遲對準電路 由于流水線結構ADC的級與級之間是交替工作

14、的(即前一級采樣時，后一級保持)，那么對一給定的模擬信號，其第一級輸出在12個時鐘周期內產(chǎn)生，第二級輸出要在第一級輸出12個時鐘周期后才能產(chǎn)生，后面每級以次類推。這樣，每一級的輸出對應不同的時鐘周期，造成各級輸出的不同步。為了將所有級輸出的數(shù)字結果都能在同一時間送到校正電路，必須采用延遲對準電路。 可采用移位寄存器第六章第六章 模擬集成電路設計基礎模擬集成電路設計基礎 過采樣過采樣ADC 名稱解釋：求和，差值 傳統(tǒng)Nyquist ADC：傳統(tǒng)的Nyquist模數(shù)轉換器采樣頻率fs一般是輸入信號頻寬的兩倍，此時定義Nyquist頻率fN=fs/2，符合Nyquist抽樣定理的表述。存在不需要的帶

15、外信號接近轉換器的帶寬，不想要的高頻分量會混疊入信號帶內。因此必須在采樣系統(tǒng)之前要采用一個衰減較大的高階抗混疊濾波器。同時ADC必須有采樣保持電路，使ADC有足夠的時間將采樣幅值與內部產(chǎn)生的參考電壓進行比較。第六章第六章 模擬集成電路設計基礎模擬集成電路設計基礎 Nyquist速率ADC，其采樣與采樣之間是相互獨立的。而在過采樣藝ADC中，輸出的數(shù)據(jù)與前面的采樣是相關的。第六章第六章 模擬集成電路設計基礎模擬集成電路設計基礎 過采樣轉換理論過采樣轉換理論/2222/211212fsLSBLSBefsVVfs整個量化噪聲能量可以對整個整個量化噪聲能量可以對整個ADC工作的信號帶內的功率譜密度積分

16、得到工作的信號帶內的功率譜密度積分得到:一個簡單的提高精度的方法是使用部分帶寬。通過一個簡單的提高精度的方法是使用部分帶寬。通過ADC的采樣頻率遠高于的采樣頻率遠高于Nyquist速率來獲得，然后通過數(shù)字濾波得到想要的帶寬內的信號，因此可以速率來獲得，然后通過數(shù)字濾波得到想要的帶寬內的信號，因此可以減小整個量化器噪聲的能量。這個技術，即過采樣。減小整個量化器噪聲的能量。這個技術，即過采樣。第六章第六章 模擬集成電路設計基礎模擬集成電路設計基礎 過采樣轉換理論過采樣轉換理論過采樣比(OSR):2sBfOSRf/2222/21BBfqqqfNdffsOSR帶內噪聲功率由下式得到:最大的SNR(信噪比)，也稱輸出動態(tài)范圍DR由下面給出:max6.021.76 10log()DRSNRdBNOSR這個表達式顯示OSR尺可以改進SNR由上式過采樣頻率越大，噪聲對轉換系統(tǒng)的影響越小第六章第六章 模擬集成電路設計基礎模擬集成電路設計基礎 一階增量一階增量調制原理調制原理對于一個模擬信號，如果采樣速率很高，采樣間隔很小的情況下，那么相鄰采樣點之間的信號幅度一般不會變化太大，前一