次課教學整體安排._第1頁
次課教學整體安排._第2頁
次課教學整體安排._第3頁
次課教學整體安排._第4頁
次課教學整體安排._第5頁
全文預覽已結(jié)束

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領

文檔簡介

1、第29次課教學整體安排授課時間第周星期第節(jié)授課班級本次課時2理論學時2實踐學時0授課題目:第七章半導體存儲器和可編程邏輯部件7.2可編程邏輯部件教學目標:1、了解可編程邏輯器件的基本原理和種類。2、了解可編程邏輯器件的應用范疇。教學內(nèi)容(包括重點、難點):教學重點:基本概念和分類的介紹教學難點:對各種器件的認識和應用的了解。上次課復習:第七章半導體存儲器和可編程邏輯部件7.1半導體存儲器1、存儲器分類?用途?2、存儲器容量計算?思考題、練習題、作業(yè)題:思考題:在下列應用場合,選用哪類 PLD最為適合?1)小批量定型的產(chǎn)品中的中小規(guī)模邏輯電路。2)產(chǎn)品研制過程中需要不斷修改的中小規(guī)模邏輯電路。3

2、)要求能以遙控方式改變其邏輯功能的邏輯電路。練習題:作業(yè)題:課后小結(jié):(包括學生反饋、教學反思)教學過程設計:復習10分鐘,授新課60分鐘,實驗 分鐘,討論20_分鐘,總結(jié)_10_分鐘授課類型(請打V):理論課 口 討論課口實驗課口練習課口其他口教學方式(請打V):講授 V 討論口 指導口 其他口教學資源(請打V):多媒體 模型口 實物口 掛圖口 音像口 其他口數(shù)字電路教案第七章半導體存儲器和可編程邏輯部件教學過程設計復習并導入新課問題:回顧上次課程講解的 ROM和RAM的基本原理,區(qū)別和應用。講授新課7.2可編程邏輯部件一、基本知識1概念可編程邏輯器件:一種由用戶自己定義的邏輯器件, 利用軟

3、、硬件開發(fā)工具對器 件進行設計和編程,可以使之實現(xiàn)所需要的邏輯功能。2、分類低密度PLD( LDPLD和高密度PLD( HDPLD兩類。二、可編程邏輯陣列PLA1、基本電路結(jié)構(gòu)由可編程的與邏輯陣列和可編程的或邏輯陣列以及輸出緩沖器組成。二極管“與”陣列(即譯碼陣列)一一與 ROM勺譯碼器相當;三極管“或”陣列(即存儲陣列)一一與 ROM勺存儲矩陣相當;由于與、或陣列都可以編程,它所需存儲容量往往要比ROMK2、應用舉例1:用PLA實現(xiàn)圖所示的一位二進制數(shù)值比較器。兩個一位二進制數(shù)A、B比較,有三種情況:A>B A<B和A=B故最簡邏輯函數(shù) 為 Y a>b=AB,Y a<

4、e=AB,Y a=e=Ab AB。3、PLA的特點1)PLA有一個地址譯碼器(即“與”陣列),是一個非完全譯碼器。2)PLA中一個地址可以同時讀出兩個或兩個以上字 ,此外,多個地址能訪問同一 個乘積項。3)PLA中存儲信息是經(jīng)過化簡、壓縮后裝入的。三、可編程陣列邏輯PAL可編程陣列邏輯是在PROM口 PLA基礎上發(fā)展起來的。其結(jié)構(gòu)和 PLA相似,只是數(shù)字電路教案其或陣列是固定的,并設有適當?shù)妮敵鲭娐?。所以雖然乘積項包含的因子可以通過 編程選擇,但是乘積項的數(shù)目是固定的。1、分類:組合型輸出結(jié)構(gòu):適用于組合電路。其輸出結(jié)構(gòu)中包含專用輸出結(jié)構(gòu)和可編程Y輸入/輸出結(jié)構(gòu)兩種。.寄存器型輸出結(jié)構(gòu):適用于

5、時序電路,其輸出結(jié)構(gòu)是在或門之后增加了一個時 鐘上升 '沿觸發(fā)的D觸發(fā)器和一個三態(tài)門,并且D觸發(fā)器的輸出 還反饋到可編程的與陣列中,進行時序控制。寄存器型輸出結(jié) 構(gòu)中包含有寄存器輸出、異或寄存器輸出和算術(shù)運算反饋三種 結(jié)構(gòu)。四、通用邏輯陣列GAL通用陣列邏輯(GAL器件是一種可用電擦除的,可重復編程的高速 PLD它與 PAL器件的主要區(qū)別在于:1)GAL采用可用電擦除CMOS工藝;2)PAL器件的應用局限性較大,而GAL的輸出結(jié)構(gòu)有一個輸出邏輯宏單元(OLMC)五、復雜的可編程邏輯器件(CPLDCPLD是陣列型高密度可編程控制器,其基本結(jié)構(gòu)形式和 PAL GAL相似,都由可 編程的與陣列、固定的或陣列和邏輯宏單元組成, 但集成規(guī)模都比PAL GAL大得多。 結(jié)構(gòu):邏輯陣列塊(LAB、可編程I/O單元、可編程連線陣列(PLA)。六、現(xiàn)場可編程門陣列(FPGAFPGA是 一種高密度可編程邏輯器件。采用類似于掩膜編程門陣列的通用結(jié)構(gòu), 其內(nèi)部由許多獨立的可編程邏輯模塊租車,用戶可以通過編程將這些模塊連接成所 需要的數(shù)字系統(tǒng)。它具有密度高、編程速度快、設計靈活和可再配置等許多優(yōu)點。結(jié)構(gòu):可編程邏輯模塊CLB輸入/輸出模塊IOB、互聯(lián)資源IR。 討論:在下列應用場合,選

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論