《全數(shù)字鎖相環(huán)設計》word版

1、.全數(shù)字鎖相環(huán)設計1全數(shù)字鎖相環(huán)設計鎖相的概念是在19世紀30年代提出的，而且很快在電子學和通信領域中獲得廣泛應用。盡管基本鎖相環(huán)的從開始出現(xiàn)幾乎保持原樣，但是使用不同的技術(shù)制作及滿足不同的應用要求，鎖相環(huán)的實現(xiàn)對于特定的設計還是蠻大的挑戰(zhàn)。鎖相環(huán)在通信、雷達、測量和自動化控制等領域應用極為廣泛，已經(jīng)成為各種電子設備中必不可少的基本部件。隨著電子技術(shù)向數(shù)字化方向發(fā)展，需要采用數(shù)字方式實現(xiàn)信號的鎖相處理。鎖相環(huán)技術(shù)在眾多領域得到了廣泛的應用。如信號處理，調(diào)制解調(diào)，時鐘同步，倍頻，頻率綜合等都應用到了鎖相環(huán)技術(shù)。傳統(tǒng)的鎖相環(huán)由模擬電路實現(xiàn)，而全數(shù)字鎖相環(huán)(DPLL)與傳統(tǒng)的模擬電路實現(xiàn)的鎖相環(huán)相比

2、，具有精度高且不受溫度和電壓影響，環(huán)路帶寬和中心頻率編程可調(diào)，易于構(gòu)建高階鎖相環(huán)等優(yōu)點，并且應用在數(shù)字系統(tǒng)中時，不需A/D及D/A轉(zhuǎn)換。隨著通訊技術(shù)、集成電路技術(shù)的飛速發(fā)展和系統(tǒng)芯片(SoC)的深入研究，全數(shù)字鎖相環(huán)必然會在其中得到更為廣泛的應用。因此，對全數(shù)字鎖相環(huán)的研究和應用得到了越來越多的關注。傳統(tǒng)的數(shù)字鎖相環(huán)系統(tǒng)是希望通過采用具有低通特性的環(huán)路濾波器，獲得穩(wěn)定的振蕩控制數(shù)據(jù)。對于高階全數(shù)字鎖相環(huán)，其數(shù)字濾波器常常采用基于DSP的運算電路。這種結(jié)構(gòu)的鎖相環(huán)，當環(huán)路帶寬很窄時，環(huán)路濾波器的實現(xiàn)將需要很大的電路量，這給專用集成電路的應用和片上系統(tǒng)SOC(system on chip)的設計帶

3、來一定困難。另一種類型的全數(shù)字鎖相環(huán)是采用脈沖序列低通濾波計數(shù)電路作為環(huán)路濾波器，如隨機徘徊序列濾波器、先N后M序列濾波器等。這些電路通過對鑒相模塊產(chǎn)生的相位誤差脈沖進行計數(shù)運算，獲得可控振蕩器模塊的振蕩控制參數(shù)。由于脈沖序列低通濾波計數(shù)方法是一個比較復雜的非線性處理過程，難以進行線性近似，因此，無法采用系統(tǒng)傳遞函數(shù)的分析方法確定鎖相環(huán)的設計參數(shù)。不能實現(xiàn)對高階數(shù)字鎖相環(huán)性能指標的解藕控制和分析，無法滿足較高的應用需求。由于數(shù)字電子技術(shù)的迅速發(fā)展，尤其是數(shù)字計算和信號處理技術(shù)在多媒體、自動化、儀器儀表、通訊等領域的廣泛應用，用數(shù)字電路處理模擬信號的情況日益普遍。所以模擬信號數(shù)字化是信息技術(shù)的發(fā)

4、展趨勢，而數(shù)字鎖相環(huán)在其中扮演著重要角色。近年來，隨著VLSI技術(shù)的發(fā)展,隨著大規(guī)模、超高速集成電路的飛速發(fā)展,數(shù)字系統(tǒng)的集成度和邏輯速度越來越高,這使得數(shù)字鎖相環(huán)在數(shù)字通信、控制工程及無線電電子學的各個領域中的應用也越來越廣泛。數(shù)字鎖相環(huán)路已在數(shù)字通信、無線電電子學及電力系統(tǒng)自動化等領域中得到了極為廣泛的應用。隨著集成電路技術(shù)的發(fā)展，不僅能夠制成頻率較高的單片集成鎖相環(huán)路，而且可以把整個系統(tǒng)集成到一個芯片上去。在基于FPGA的通信電路中，可以把全數(shù)字鎖相環(huán)路作為一個功能模塊嵌入FPGA中，構(gòu)成片內(nèi)鎖相環(huán)。鎖相環(huán)最初用于改善電視接收機的行同步和幀同步，以提高抗干擾能力。20世紀50年代后期隨著

5、空間技術(shù)的發(fā)展，鎖相環(huán)用于對宇宙飛行目標的跟蹤、遙測和遙控。但是基本都是以模擬鎖相環(huán)為基礎。60年代初隨著數(shù)字通信系統(tǒng)的發(fā)展，出現(xiàn)數(shù)字鎖相環(huán)其應用相當廣泛，例如為相干解調(diào)提取參考載波、建立位同步等。具有門限擴展能力的調(diào)頻信號鎖相鑒頻器也是在60年代初發(fā)展起來的。在電子儀器方面，鎖相環(huán)在頻率合成器和相位計等儀器中起了重要作用。數(shù)字鎖相環(huán)也以其獨特的優(yōu)點在很多方面取代了模擬鎖相環(huán)。數(shù)字鎖相環(huán)具有以下優(yōu)點：廣泛采用邏輯門電路，觸發(fā)電路和其它數(shù)字電路，因而受干擾影響的可能性?。豢煽啃愿弑阌诩苫托⌒突?，避免了模擬鎖相環(huán)的一些固有缺點。鎖相環(huán)路所以獲得日益廣泛的應用是因為它具有如下幾個重要特性：跟蹤特

6、性。在環(huán)路鎖定狀態(tài)下，一旦輸入頻率發(fā)生變化，壓控振蕩器立即響應這個變化，迅速跟蹤輸入頻率，最終使輸入與輸出同步。這種環(huán)路可用于鎖相接收機。濾波特性。通過環(huán)路濾波器的作用，鎖相環(huán)路具有窄帶濾波特性，能夠?qū)⒒爝M輸入信號中的噪聲和雜散干擾濾除。而且通帶可以做的很窄，性能遠遠優(yōu)于任何Lc、RC、石英晶體、陶瓷濾波器。鎖定狀態(tài)無剩余頻差存在。正是由于鎖相環(huán)的這一理想頻率控制特性，使它在自動頻率控制、頻率合成技術(shù)等方面獲得廣泛的應用。易于集成化。組成環(huán)路的基本部件都易于采用模擬集成電路實現(xiàn)。環(huán)路實現(xiàn)數(shù)字化之后，更易于采用數(shù)字集成電路。集成鎖相環(huán)的體積不斷減小，成本不斷降低，而可靠性卻不斷增強，用途也越來越

7、多。因此,研究能夠嵌入系統(tǒng)芯片內(nèi)的全數(shù)字鎖相環(huán),提高其環(huán)路的工作性能,具有十分重要的意義。1鎖相環(huán)概述我們所說的PLL，其實就是鎖相環(huán)路，簡稱為鎖相環(huán)。鎖相環(huán)路是一種反饋控制電路。許多電子設備要正常工作，通常需要外部的輸入信號與內(nèi)部的振蕩信號同步，利用鎖相環(huán)路就可以實現(xiàn)這個目的。鎖相環(huán)的特點是：利用外部輸入的參考信號控制環(huán)路內(nèi)部振蕩信號的頻率和相位。因鎖相環(huán)可以實現(xiàn)輸出信號頻率對輸入信號頻率的自動跟蹤，所以鎖相環(huán)通常用于閉環(huán)跟蹤電路。鎖相環(huán)在工作的過程中，當輸出信號的頻率與輸入信號的頻率相等時，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環(huán)名稱的由來。目前

8、鎖相環(huán)主要有模擬鎖相環(huán)，數(shù)字鎖相環(huán)以及有記憶能力(微機控制)鎖相環(huán)。1.1模擬鎖相環(huán)的基本結(jié)構(gòu)及工作原理1.1.1模擬鎖相環(huán)的基本結(jié)構(gòu)鎖相環(huán)路是一種反饋電路，鎖相環(huán)的英文全稱是Phase-Locked Loop,簡稱PLL。模擬鎖相環(huán)通常由鑒相器(PD)、環(huán)路濾波器(LF)和壓控振蕩器(VCO)三部分組成鎖相環(huán)中的鑒相器又稱為相位比較器，它的作用是檢測輸入信號和輸出信號的相位差，并將檢測出的相位差信號轉(zhuǎn)換成Ud(t)電壓信號輸出，該信號經(jīng)低通濾波器濾波后形成壓控振蕩器的控制電壓Uc(t)，對振蕩器輸出信號的頻率實施控制。1.1.2模擬鎖相環(huán)的工作原理鎖相環(huán)其作用是使得電路上的時鐘和某一外部時鐘

9、的相位同步。因鎖相環(huán)可以實現(xiàn)輸出信號頻率對輸入信號頻率的自動跟蹤，所以鎖相環(huán)通常用于閉環(huán)跟蹤電路。鎖相環(huán)在工作的過程中，當輸出信號的頻率與輸入信號的頻率相等時，輸出電壓與輸入電壓保持固定的相位差值，即輸出電壓與輸入電壓的相位被鎖住，這就是鎖相環(huán)名稱的由來。在數(shù)據(jù)采集系統(tǒng)中，鎖相環(huán)是一種非常有用的同步技術(shù)，因為通過鎖相環(huán)，可以使得不同的數(shù)據(jù)采集板共享同一個采樣時鐘。因此，所有各自的本地時基的相位都是同步的，從而采樣時鐘也是同步的。因為每塊板卡的采樣時鐘都是同步的，所以都能嚴格地在同一時刻進行數(shù)據(jù)采集。當壓控振蕩器的頻率由于某種原因而發(fā)生變化時，必然引起相位的變化，該相位變化在鑒相器中與參考晶體的

10、穩(wěn)定相位相比較，使鑒相器輸出一個與相位誤差信號成比例的誤差電壓Ud，經(jīng)過低通濾波器，取出其中緩慢變動數(shù)值，將壓控振蕩器的輸出頻率拉回到穩(wěn)定的值上來，從而實現(xiàn)了相位負反饋控制。鎖相環(huán)的工作原理：a.壓控振蕩器的輸出經(jīng)過采集并分頻；b.和基準信號同時輸入鑒相器；c.鑒相器通過比較上述兩個信號的頻率差，然后輸出一個直流脈沖電壓；d.控制VCO，使它的頻率改變；e.這樣經(jīng)過一個很短的時間，VCO的輸出就會穩(wěn)定于某一期望值。鎖相環(huán)可以用來實現(xiàn)輸出和輸入兩個信號之間的相位同步。當沒有基準(參考)輸入信號時，環(huán)路濾波器的輸出為零(或為某一固定值)。這時，壓控振蕩器VCO按其固有頻率fv進行自由振蕩。當有頻率

11、為fR的參考信號輸入時，Ur和Uv同時加到鑒相器進行鑒相。如果fr和fv相差不大，鑒相器對Ur和Uv進行鑒相的結(jié)果，輸出一個與Ur和Uv的相位差成正比的誤差電壓Ud，再經(jīng)過環(huán)路濾波器濾去Ud中的高頻成分，輸出一個控制電壓Uc，Uc將使壓控振蕩器的頻率fv(和相位)發(fā)生變化，朝著參考輸入信號的頻率靠攏，最后使fv=fr，環(huán)路鎖定。環(huán)路一旦進入鎖定狀態(tài)后，壓控振蕩器的輸出信號與環(huán)路的輸入信號(參考信號)之間只有一個固定的穩(wěn)態(tài)相位差，而沒有頻差存在。這時我們就稱環(huán)路已被鎖定。環(huán)路的鎖定狀態(tài)是對輸入信號的頻率和相位不變而言的，若環(huán)路輸入的是頻率和相位不斷變化的信號，而且環(huán)路能使壓控振蕩器的頻率和相位不

12、斷地跟蹤輸入信號的頻率和相位變化，則這時環(huán)路所處的狀態(tài)稱為跟蹤狀態(tài)。鎖相環(huán)路在鎖定后，不僅能使輸出信號頻率與輸入信號頻率嚴格同步，而且還具有頻率跟蹤特性，所以它在電子技術(shù)的各個領域中都有著廣泛的應用。1.2全數(shù)字鎖相環(huán)基本結(jié)構(gòu)及工作原理1.2.1全數(shù)字鎖相環(huán)的基本結(jié)構(gòu)隨著數(shù)字電路技術(shù)的發(fā)展，數(shù)字鎖相環(huán)在調(diào)制解調(diào)、頻率合成、FM立體聲解碼、彩色副載波同步、圖象處理等各個方面得到了廣泛的應用。數(shù)字鎖相環(huán)不僅吸收了數(shù)字電路可靠性高、體積小、價格低等優(yōu)點，還解決了模擬鎖相環(huán)的直流零點漂移、器件飽和及易受電源和環(huán)境溫度變化等缺點，此外還具有對離散樣值的實時處理能力，已成為鎖相技術(shù)發(fā)展的方向。所謂數(shù)字PL

13、L，就是指應用于數(shù)字系統(tǒng)的PLL，也就是說數(shù)字PLL中的各個模塊都是以數(shù)字器件來實現(xiàn)的，是一個數(shù)字的電路。數(shù)字鎖相環(huán)的優(yōu)點是電路最簡單有效,可采用沒有壓控的晶振,降低了成本,提高了晶振的穩(wěn)定性。但缺點是和模擬鎖相環(huán)一樣,一旦失去基準頻率,輸出頻率立刻跳回振蕩器本身的頻率；另外還有一個缺點,就是當進行頻率調(diào)整的時候，輸出頻率會產(chǎn)生抖動，頻差越大，抖動會越大于密，不利于某些場合的應用。隨著大規(guī)模、超高速的數(shù)字集成電路的發(fā)展，為數(shù)字鎖相環(huán)路的研究與應用提供了廣闊空間。由于晶體振蕩器和數(shù)字調(diào)整技術(shù)的加盟，可以在不降低振蕩器的頻率穩(wěn)定度的情況下，加大頻率的跟蹤范圍，從而提高整個環(huán)路工作的穩(wěn)定性與可靠性。

14、鎖相環(huán)是一個相位反饋控制系統(tǒng)，在數(shù)字鎖相環(huán)中，由于誤差控制信號是離散的數(shù)字信號，而不是模擬電壓，因而受控的輸出電壓的改變是離散的而不是連續(xù)的；此外，環(huán)路組成部件也全用數(shù)字電路實現(xiàn)，故而這種鎖相環(huán)就稱之為全數(shù)字鎖相環(huán)(簡稱PLL)。全數(shù)字鎖相環(huán)主要由數(shù)字鑒相器、可逆計數(shù)器、頻率切換電路及N分頻器四部分組成。其中可逆計數(shù)器及N分頻器的時鐘由外部晶振提供。不用VCO，可大大減輕溫度及電源電壓變化對環(huán)路的影響。同時，采用在系統(tǒng)可編程芯片實現(xiàn)有利于提高系統(tǒng)的集成度和可靠性。一階全數(shù)字鎖相環(huán)的基本結(jié)構(gòu)如圖所示。主要由鑒相器、K變?？赡嬗嫈?shù)器、脈沖加減電路和除N計數(shù)器四部分構(gòu)成。K變模計數(shù)器和脈沖加減電路的

15、時鐘分別為Mfc和2Nfc。這里fc是環(huán)路中心頻率，一般情況下M和N都是2的整數(shù)冪。本設計中兩個時鐘使用相同的系統(tǒng)時鐘信號。1.2.2全數(shù)字鎖相環(huán)的工作原理當環(huán)路失鎖時，異或門鑒相器比較輸入信號(fin)和輸出信號(fout)之間的相位差異，并產(chǎn)生K變?？赡嬗嫈?shù)器的計數(shù)方向控制信號(dnup)；K變?？赡嬗嫈?shù)器根據(jù)計數(shù)方向控制信號(dnup)調(diào)整計數(shù)值，dnup為高進行減計數(shù)，并當計數(shù)值到達0時，輸出借位脈沖信號(borrow)；為低進行加計數(shù)，并當計數(shù)值達到預設的K模值時，輸出進位脈沖信號(carryo)；脈沖加減電路則根據(jù)進位脈沖信號(carryo)和借位脈沖信號(borrow)在電路輸出

16、信號(idout)中進行脈沖的增加和扣除操作，來調(diào)整輸出信號的頻率；重復上面的調(diào)整過程，當環(huán)路進入鎖定狀態(tài)時，異或門鑒相器的輸出se為一占空比50%的方波，而K變?？赡嬗嫈?shù)器則周期性地產(chǎn)生進位脈沖輸出carryo和借位脈沖輸出borrow，導致脈沖加減電路的輸出idout周期性的加入和扣除半個脈沖。這樣對于輸出的頻率沒有影響，也正是基于這種原理，可以把等概率出現(xiàn)的噪聲很容易的去掉。環(huán)路濾波器的性能優(yōu)劣會直接影響到跟蹤環(huán)路的性能。而采用數(shù)字化的環(huán)路濾波器便于調(diào)試參數(shù)和提高系統(tǒng)可靠性。環(huán)路濾波器的輸出要直接控制頻率合成器產(chǎn)生相應頻率，使本地偽碼能夠準確跟蹤發(fā)端信息。數(shù)字環(huán)中使用的數(shù)字環(huán)路濾波器與模

17、擬環(huán)中使用的環(huán)路濾波器作用一樣，都對噪聲及高頻分量起抑制作用，并且控制著環(huán)路相位校正的速度與精度。適當選擇濾波器的參數(shù)，可以改善環(huán)路的性能。數(shù)字環(huán)路濾波器的設計原理是建立在模擬環(huán)路濾波器的基礎上的。1.3本次課題實現(xiàn)的方案鑒相器采用異或門鑒相器(xormy)，數(shù)字濾波器是一個模值可變的的加減計數(shù)器(Kcounter)，數(shù)控振蕩器是一個脈沖加減模塊(IDCounter)，再用N分頻器(div_N)對脈沖加減模塊(IDCounter)的輸出idout分頻，其中N分頻器的參數(shù)N來自與N參數(shù)計數(shù)器(Counter_N)，N參數(shù)計數(shù)器(Counter_N)對輸入信號給出相應的分頻參數(shù)。另外兩個dac模塊

18、是為了把輸入信號fin和輸出信號fout轉(zhuǎn)換成模擬波形來觀察的驗證模塊。本次全數(shù)字鎖相環(huán)的框圖如下：1.4 FPGA簡要介紹Cyclone系列器件是ALTERA公司在2002年12月份推出的。從那以后，已向全球數(shù)千位不同的客戶交付了數(shù)百萬片，成為ALTERA歷史上采用最快的產(chǎn)品。它采用0.13um、全銅SRAM工藝，1.5V內(nèi)核，容量從2910個邏輯單元到20060個邏輯單元，并嵌入了4級最多為64個RAM塊(128×36bit)。CYCLONE器件支持大量的片外數(shù)據(jù)傳輸?shù)膯味薎/O標準，包括LVTTL,LVCMOS,PCI,SSTL-2和SSTL-3。為滿足設計者更快數(shù)據(jù)速率和信號

19、傳輸能力的需要，Cyclone器件還設有高達311Mbps的低壓差分信令(LVDS)兼容通道。由于采用了特殊的三級布線結(jié)構(gòu)，其裸片尺寸大大降低。Cyclone器件的性能可與業(yè)界最快FPGA芯片相抗衡，平衡了邏輯，存儲器，鎖相環(huán)(PLL)和高級I/O接口，Cyclone器件具有以下特性：(1)新的編程構(gòu)架通過設計實現(xiàn)低成本；(2)嵌入式存儲資源支持各種存儲器應用和數(shù)字信號處理(DSP)實施；(3)專用外部存儲接口電路集成了DDR FCRAM和SDRAM存儲器件；(4)支持串行、總線和網(wǎng)絡接口及各種通信協(xié)議；(5)使用PLLs管理片內(nèi)和片外系統(tǒng)時序；(6)采用新的串行配置器件的低成本配置方案；(7

20、)通過Quartus II軟件OpenCore評估特性，免費評估IP功能。此外，Cyclone具有較高的性能價格比，Cyclone容量是以往低成本FPGA系列的四倍，每千個LE的批量價格低于1.50美元。低成本結(jié)構(gòu)和Cyclone FPGA豐富的器件資源相結(jié)合，能夠?qū)崿F(xiàn)完整的?？删幊绦酒到y(tǒng)(SOPC)方案，成為大批量應用的理想選擇。鑒于Cyclone器件價格低廉，速度快，所以在全數(shù)字鎖相環(huán)模塊的設計中采用此器件進行設計開發(fā)。2全數(shù)字鎖相環(huán)具體模塊的實現(xiàn)2.1數(shù)字鑒相器的設計常用的鑒相器有兩種類型：異或門(XOR)鑒相器和邊沿控制鑒相器(ECPD)，本設計中采用異或門(XOR)鑒相器。異或門鑒

21、相器比較輸入信號fin相位和輸出信號fout相位之間的相位差se=fin-fout，并輸出誤差信號se作為K變?？赡嬗嫈?shù)器的計數(shù)方向信號。環(huán)路鎖定時，se為一占空比50%的方波，此時的絕對相位差為90°。因此異或門鑒相器相位差極限為±90°。鑒相器模塊：模塊端口設計說明如下：module xormy(a,b,y)；/異或門鑒相器。input a,b；/輸入output y；/輸出其中fin對應異或門的輸入端a，fout對應異或門輸入端b，se對應異或門的輸出端y。如下圖給出圖異或門鑒相器在環(huán)路鎖定及極限相位差下的波形：基本原理如下，數(shù)字環(huán)路濾波器(DLF)作用是消

22、除鑒相器輸出的相位差信號se中的高頻成分，保證環(huán)路的性能穩(wěn)定，實際上可用一變?？赡嬗嫈?shù)器(設模數(shù)為K)來實現(xiàn)。K變?？赡嬗嫈?shù)器根據(jù)相差信號SE來進行加減運算。當SE為高電平時，計數(shù)器進行加運算，如果相加的結(jié)果達到預設的模值，則輸出一個進位脈沖信號CARRY給脈沖加減電路；當SE為低電平時，計數(shù)器進行減運算，如果結(jié)果為零，則輸出一個借位脈沖信號BORROW給脈沖加減電路。當Fout同步于Fin或只有隨機干擾脈沖時，計數(shù)器加減的數(shù)目基本相等，計數(shù)結(jié)果在初始值處上下徘徊，不會產(chǎn)生進位和借位脈沖，濾除因隨機噪聲引起的相位抖動。計數(shù)器根據(jù)輸出結(jié)果生成控制增減脈沖動作的控制指令。數(shù)字濾波器的工作過程如下,

23、將異或鑒相器產(chǎn)生的se信號加到環(huán)路濾波器的輸入端,在環(huán)路濾波器模塊內(nèi)設置一個可逆計數(shù)器,計數(shù)器初始值設為kmode；超前脈沖到來時,可逆計數(shù)器加1,滯后脈沖到來時,可逆計數(shù)器減1.經(jīng)過一段時間的計數(shù)后,當可逆計數(shù)器為ktop時,表示本地信號超前,環(huán)路濾波器輸出扣脈沖信號,可逆計數(shù)器復位為kmode；當可逆計數(shù)器為0時,表示本地信號滯后,環(huán)路濾波器輸出增脈沖信號,可逆計數(shù)器復位為kmode。從而起到了環(huán)路濾波的作用。在DPLL的基本結(jié)構(gòu)中,K變?？赡嬗嫈?shù)器始終起作用。當環(huán)路鎖定后,如果模數(shù)kmode較小,則K變?？赡嬗嫈?shù)器會周期性輸出超前脈沖和滯后脈沖,在脈沖加減電路中產(chǎn)生周期性的脈沖加入和扣除

24、,其結(jié)果是在脈沖加減電路的輸出信號中產(chǎn)生了周期性的誤差,稱為"波紋"；如果模數(shù)kmode足夠大,這種"波紋"誤差通過除N計數(shù)器后,可以減少到N個周期出現(xiàn)一次,即K?？赡嬗嫈?shù)器的超前脈沖和滯后脈沖的周期是N個參考時鐘周期。kmode的大小決定了DPLL的跟蹤步,kmode越大,跟蹤步長越小,鎖定時的相位誤差越小,但捕獲時間越長kmode越小,跟蹤步長越大,鎖定時的相位誤差越大,但捕獲時間越短。K變模可逆計數(shù)器模值K對DPLL的性能指標有著很大的影響。計數(shù)器模值K的取值可根據(jù)輸入信號的相位抖動而定，加大模值K，有利于提高DPLL的抗噪能力，但是會導致較大的捕

25、捉時間和較窄的捕捉帶寬。減小模值K可以縮短捕捉時間，擴展捕捉帶寬，但是降低了DPLL的抗噪能力。本設計中選擇Kmode=4。在初始時刻，計數(shù)器被置初值為K/2=2，這樣可以DPLL捕捉速度很快。K變?？赡嬗嫈?shù)器模塊端口設計說明如下：module KCounter(Kclock,reset,dnup,enable,Kmode,carryo,borrow)；input Kclock；/系統(tǒng)時鐘信號input reset；/全局復位信號,高電平復位input dnup；/鑒相器輸出的加減控制信號input enable；/可逆計數(shù)器計數(shù)允許信號，高電平有效input2：0Kmode；/計數(shù)器模值設置

26、信號output carryo；/進位脈沖輸出信號output borrow；/借位脈沖輸出信號wire carryo,borrow；reg8：0Count；/可逆計數(shù)器reg8：0Ktop；/預設模值寄存器K變模可逆計數(shù)器模塊仿真如下圖：圖2.5 K變?？赡嬗嫈?shù)器的仿真2.3數(shù)控振蕩器的設計在全數(shù)字鎖相環(huán)中，數(shù)控振蕩器有別于以往的壓空振蕩器，數(shù)控振蕩器由脈沖加減電路實現(xiàn)，根據(jù)數(shù)字濾波器的給出的進位脈沖信號(carryo)和借位脈沖信號(borrow)進行輸出脈沖的調(diào)整。當沒有進位脈沖信號和借位脈沖信號是，脈沖加減信號就是對時鐘進行二分頻輸出，當有進位脈沖信號時，脈沖加減模塊會增加一個脈沖，相

27、當于減少了脈沖周期，而增加了輸出頻率；同理，當有借位脈沖信號時，脈沖加減模塊會減少了一個脈沖，相當于增加了脈沖周期，而減少輸出了頻率；這樣通過脈沖增減模塊的對輸入信號頻率和相位的跟蹤和調(diào)整，最終使輸出信號鎖定在輸入信號的頻率和信號上，工作波形如圖所示。圖2.6脈沖加減電路工作原理波形脈沖增減模塊模塊端口設計說明如下：module IDCounter(IDclock,reset,inc,dec,IDout)；/脈沖增減模塊input IDclock,reset,inc,dec；output IDout；reg IDout；2.4 N分頻參數(shù)控制的設計為了使鎖定頻率范圍更寬，這里采用了動態(tài)N分頻。

28、原理就是對輸入信號周期用高頻時鐘進行測量，得到高頻時鐘的長度之后再量化然后給出N值，N的值與高頻時鐘長度比例關系，高頻時鐘長度越長，N值越大。N分頻參數(shù)控制模塊端口設計說明如下：module counter_N(clk,fin,reset,count_N)；/利用clk對fin脈沖的測量并給出N值input clk,fin,reset；output14：0count_N；/輸出counter_N是輸入信號fin周期長度的一半N分頻參數(shù)控制模塊仿真如下圖：N分頻器則是一個簡單的除N計數(shù)器。N分頻器對脈沖加減電路的輸出脈沖再進行N分頻，得到整個環(huán)路的輸出信號fout。同時，因為fout=clk/2

29、N=fc，因此通過改變分頻值N可以得到不同的環(huán)路中心頻率fc。除N計數(shù)器對脈沖加減電路的輸出IDOUT再進行N分頻，得到整個環(huán)路的輸出信號Fout。同時，因為fc=IDCLOCK/2N，因此通過改變分頻值N可以得到不同的環(huán)路中心頻率fc。N分頻器模塊端口設計什么如下：module div_N(clkin,n,reset,clkout)；/N分頻模塊input clkin,reset；input14：0n；output clkout；N分頻器模塊仿真如下：2.6數(shù)模DAC轉(zhuǎn)換模塊的設計這里使用數(shù)模轉(zhuǎn)換模塊是為了在仿真過程更好的直觀的觀察鎖相的情況。把輸入信號和輸出信號都經(jīng)過一個數(shù)模轉(zhuǎn)換模塊，然后

30、用經(jīng)過軟件的設置可以看到正弦波的圖形，或者可以通過示波器來看圖形。這樣可以表征兩個信號的頻率和相位的差。數(shù)模DAC轉(zhuǎn)換模塊端口設計說明如下：module dac(clk,dout,dd)；/數(shù)模轉(zhuǎn)換模塊input clk；/輸入轉(zhuǎn)換的信號output7：0dout；/位寬為八位的輸出output7：0dd；reg7：0dout；reg7：0dd；數(shù)模DAC轉(zhuǎn)換模塊仿真如下：可以看到clk經(jīng)過dac模塊可以用正弦波來顯示，如下圖2.12 2.7全數(shù)字鎖相環(huán)的頂層模塊全數(shù)字鎖相環(huán)的頂層模塊主要是把前面設計的幾個模塊連接起來。全數(shù)字鎖相環(huán)頂層模塊端口設計如下：module pll_top(fin,f

31、out,se,clk,reset,enable,Kmode,fin_dac,fout_dac)；input fin,clk；/輸入clk時鐘周期100ns(10Mhz)input reset,enable；/reset高電平復位，enable高電平有效input2：0Kmode；/濾波計數(shù)器的計數(shù)模值設定output fout；/fout是鎖頻鎖相輸出output7：0fin_dac,fout_dac；/fin_dac,fout_dac分別是兩個輸入輸出信號經(jīng)過數(shù)模dac的輸出output se；/用于觀察鎖相與否頂層文件程序生成的連接如圖2.13：3全數(shù)字鎖相環(huán)仿真3.1全數(shù)字鎖相環(huán)的功能仿真利用業(yè)界強大的ModelSim6.0軟件進行功能仿真：上面圖3.1和圖3.2分別是