基于AT89S52單片機(jī)信號(hào)發(fā)生器設(shè)計(jì)論文

1、 . . . 基于AT89S52單片機(jī)信號(hào)發(fā)生器的設(shè)計(jì)16 / 57摘要采用直接頻率信號(hào)合成器(DDS)與單片機(jī)(MCU)相結(jié)合的方法,介紹ADI 公司出品的AD9850 芯片,給出芯片的引腳圖和功能。并以單片機(jī)AT89S52為控制核心設(shè)計(jì)了一個(gè)串行控制方式的正弦信號(hào)發(fā)生器的可行性方案,給出了單片機(jī)AT89S52與AD9850連接電路圖和調(diào)試通過(guò)的源程序以供參考。該電路設(shè)計(jì)方案正確可行,頻率容易控制,操作簡(jiǎn)單靈活,且具有廣闊的應(yīng)用前景。詳細(xì)介紹了DDS基本原理、系統(tǒng)方案構(gòu)成、硬件電路設(shè)計(jì)和軟件設(shè)計(jì)。通過(guò)嚴(yán)格的實(shí)測(cè)數(shù)據(jù)分析表明該設(shè)計(jì)是可運(yùn)行的。關(guān)鍵詞: AT89S52 AD9850 直接頻率合成

2、技術(shù) 信號(hào)發(fā)生器AbstractThe way is used which combines the Direct Digital Synthesizer(DDS) andMainComputati0nal Unit(MCU) to design afunction signalgenerator.AD9850 which is produced by ADI Company is int roduced ,then the pins diagram and function are given. And the control of a serial control sinusoidal s

3、ignal generator by the core of single chip AT89S52 is designed ,at the same time ,the circuit connect diagram between AD9850 and AT89S52 ,and feasibility of the program for reference are proposed. This circuit design project is correct and feasible, it is easy to control the frequency, simple and fl

4、exible to work, it also has broad application prospects . The principle and system components of DDS is introduced. It also introduces the methods which design the hardware circuit and software .It shows a success design by the data which come from the strict experiments.Keywords : AT89S52,AD9850 ,D

5、DS ,signal generator目錄摘要IAbstractII目錄III前言11 DDS概述31.1 DDS結(jié)構(gòu)31.1.1 頻率預(yù)置與調(diào)節(jié)電路41.1.2累加器41.1.3 控制相位的加法器51.1.4 控制波形的加法器51.1.5 波形存儲(chǔ)器51.1.6 D/A轉(zhuǎn)換器61.1.7 低通濾波器61.2 DDS數(shù)學(xué)原理62 總體設(shè)計(jì)方案921系統(tǒng)設(shè)計(jì)原理922總體設(shè)計(jì)框圖93 系統(tǒng)硬件模塊的組成103.1 鍵盤(pán)控制模塊103.2單片機(jī)控制模塊103.2.1 AT89S52主要性能103.2.1.1 AT89S52功能特性描述113.2.1.2 AT89S52的存儲(chǔ)器結(jié)構(gòu)143.2.1.

6、3 定時(shí)器143.2.1.4中斷163.2.3 時(shí)鐘電路173.2.4復(fù)位電路183.3 LCD顯示模塊183.3.1 LCD1602的主要性能183.3.2 LCD1602與單機(jī)的連接203.4 AD9850 與單片機(jī)連接模塊203.4.1 AD9850簡(jiǎn)介203.4.2 AD9850的控制字與控制時(shí)序2334.3單片機(jī)與AD9850的連接253.5.濾波電路設(shè)計(jì)264 軟件設(shè)計(jì)與調(diào)試2841 程序流程圖285 硬件電路制作325.1 電路實(shí)現(xiàn)的基本步驟325.2 原理圖的繪制32結(jié)論34 辭35參考文獻(xiàn)36附 錄37前言在電子技術(shù)領(lǐng)域中，經(jīng)常要用一些信號(hào)作為測(cè)量基準(zhǔn)信號(hào)或輸入信號(hào)，也就是所

7、謂的信號(hào)源。信號(hào)源有很多種，包括正弦波信號(hào)源、函數(shù)發(fā)生器、脈沖發(fā)生器、掃描發(fā)生器、任意波形發(fā)生器、合成信號(hào)源等。作為電子系統(tǒng)必不可少的組成部分的信號(hào)源，在很大程度上決定了系統(tǒng)的性能，因而常稱(chēng)之為電子系統(tǒng)的“心臟”。隨著電子技術(shù)的發(fā)展，對(duì)信號(hào)源的要求越來(lái)越高，要求其輸出頻率高達(dá)微波頻段甚至更高，頻率圍從零Hz到幾GHz頻率分辨率達(dá)到mHz甚至更小，相應(yīng)頻點(diǎn)數(shù)更多;頻率轉(zhuǎn)換時(shí)間達(dá)到ns級(jí):頻譜純度越來(lái)越高。同時(shí)，對(duì)頻率合成器功耗、體積、重量等也有更高的要求。而傳統(tǒng)的信號(hào)源采用振蕩器，只能產(chǎn)生少數(shù)幾種波形，自動(dòng)化程度較低，且儀器體積大、靈活性與準(zhǔn)確度差。而現(xiàn)在要求信號(hào)源能產(chǎn)生波形的種類(lèi)多、頻率高，而

8、且還要體積小、可靠性高、操作靈活、使用方便與可由計(jì)算機(jī)控制。所以要實(shí)現(xiàn)高性能的信號(hào)源，必須在技術(shù)手段上有新的突破。當(dāng)今高性能的信號(hào)源均通過(guò)頻率合成技術(shù)來(lái)實(shí)現(xiàn)，隨著計(jì)算機(jī)、數(shù)字集成電路和微電子技術(shù)的發(fā)展，頻率合成技術(shù)有了新的突破,直接數(shù)字頻率合成技術(shù)(Direct DigitalSynthesis DDS)，它是將先進(jìn)的數(shù)字信號(hào)處理理論與方法引入到信號(hào)合成領(lǐng)域的一項(xiàng)新技術(shù)，它的出現(xiàn)為進(jìn)一步提高信號(hào)的頻率穩(wěn)定度提供了新的解決方法。同時(shí)，隨著微電子技術(shù)的迅速發(fā)展，尤其是單片機(jī)技術(shù)的發(fā)展，智能儀器也有了新的進(jìn)展，功能更加完善，性能也更加可靠，智能程度也不斷提高直接數(shù)字式頻率合成技術(shù)的出現(xiàn)導(dǎo)致了頻率合成

9、領(lǐng)域的一次重大革命。直接數(shù)字頻率合成器問(wèn)世之初，構(gòu)成DDS元器件的速度的限制和數(shù)字化引起的噪聲這兩個(gè)主要缺點(diǎn)阻礙了DDS的發(fā)展與實(shí)際應(yīng)用。近幾年超高速數(shù)字電路的發(fā)展以與對(duì)DDS的深入研究，DDS的最高工作頻率以與噪聲性能已接近并達(dá)到鎖相頻率合成器相當(dāng)?shù)乃?。隨著微電子技術(shù)的迅速發(fā)展，直接數(shù)字頻率合成器得到了飛速的發(fā)展，它以有別于其他頻率合成方法的優(yōu)越性能和特點(diǎn)成為現(xiàn)代頻率合成技術(shù)中的佼佼者。具體體現(xiàn)在相對(duì)帶寬寬、頻率轉(zhuǎn)換時(shí)間短、頻率分辨率高、輸出相位連續(xù)、可產(chǎn)生寬帶正交信號(hào)與其他多種調(diào)制信號(hào)、可編程和全數(shù)字化、控制靈活方便等方面，并具有極高的性?xún)r(jià)比?，F(xiàn)已廣泛應(yīng)用于通訊、導(dǎo)航、雷達(dá)、遙控遙測(cè)、電

10、子對(duì)抗以與現(xiàn)代化的儀器儀表工業(yè)等領(lǐng)域。信號(hào)發(fā)生器是一種常用的信號(hào)源,廣泛應(yīng)用于電子測(cè)量、自動(dòng)控制和工程設(shè)計(jì)等領(lǐng)域。隨著電子技術(shù)的發(fā)展,對(duì)信號(hào)源頻率的穩(wěn)定度、準(zhǔn)確度以與頻譜純度的要求越來(lái)越高。DDS(直接數(shù)字合成)技術(shù)是從相位概念出發(fā)直接合成所需波形的一種新的頻率合成技術(shù),與傳統(tǒng)的模擬式波形產(chǎn)生法相比,它具有相位變換連續(xù)、頻率轉(zhuǎn)換速度快、分辨率高、穩(wěn)定度高、相位噪聲小、便于集成、易于調(diào)整與控制靈活等多種優(yōu)點(diǎn)?；贒DS技術(shù)的信號(hào)發(fā)生器是一類(lèi)新型信號(hào)源,它已成為眾多電子系統(tǒng)中不可缺少的組成部分。1 DDS概述1.1 DDS結(jié)構(gòu)1971年，美國(guó)學(xué)者J.Tierney等人撰寫(xiě)的“A Digital F

11、requency Synthesizer”-文首次提出了以全數(shù)字技術(shù)，從相位概念出發(fā)直接合成所需波形的一種新組成原理。限于當(dāng)時(shí)的技術(shù)和器件產(chǎn)，它的性能指標(biāo)尚不能與已有的技術(shù)相比，故沒(méi)受到重視。近幾年間，隨著微電子技術(shù)的迅速發(fā)展，直接數(shù)字頻率合成器（Direct Digital Frequency Synthesis簡(jiǎn)稱(chēng)DDS或DDFS）得到了飛速的發(fā)展，它以有別于其它頻率合成方法的優(yōu)越性能和特點(diǎn)成為現(xiàn)代頻率合成技術(shù)中的佼佼者。具體體現(xiàn)在相對(duì)帶寬、頻率轉(zhuǎn)換時(shí)間短、頻率分辨率高、輸出相位連續(xù)、可產(chǎn)生寬帶正交信號(hào)與其他多種調(diào)制信號(hào)、可編程和全數(shù)字化、控制靈活方便等方面，并具有極高的性?xún)r(jià)比。DDS是直

12、接數(shù)字式頻率合成器（Direct Digital Synthesizer）的英文縮寫(xiě)。與傳統(tǒng)的頻率合成器相比，DDS具有低成本、低功耗、高分辨率和快速轉(zhuǎn)換時(shí)間等優(yōu)點(diǎn)，廣泛使用在電信與電子儀器領(lǐng)域，是實(shí)現(xiàn)設(shè)備全數(shù)字化的一個(gè)關(guān)鍵技術(shù)。直接數(shù)字頻率合成器（Direct Digital Synthesizer）是從相位概念出發(fā)直接合成所需波形的一種頻率合成技術(shù)。一個(gè)直接數(shù)字頻率合成器由相位累加器、加法器、波形存儲(chǔ)ROM、D/A轉(zhuǎn)換器和低通濾波器（LPF）構(gòu)成。DDS的原理框圖如下所示：累加器加法器加法器ROMD/ALEP參考信號(hào)fcN位頻率控制字k相位控制P字波形控制字WN位SnSt圖1.1 DDS原

13、理框圖其中K為頻率控制字、P為相位控制字、W為波形控制字、fc為參考時(shí)鐘頻率，N為相位累加器的字長(zhǎng)，D為ROM數(shù)據(jù)位與D/A轉(zhuǎn)換器的字長(zhǎng)。相位累加器在時(shí)鐘fc的控制下以步長(zhǎng)K作累加，輸出的N位二進(jìn)制碼與相位控制字P、波形控制字W相加后作為波形ROM的地址，對(duì)波形ROM進(jìn)行尋址，波形ROM輸出D位的幅度碼S(n)經(jīng)D/A轉(zhuǎn)換器變成階梯波S(t)，再經(jīng)過(guò)低通濾波器平滑后就可以得到合成的信號(hào)波形。合成的信號(hào)波形形狀取決于波形ROM中存放的幅度碼，因此用DDS可以產(chǎn)生任意波形。這里我們用DDS實(shí)現(xiàn)正弦波的合成作為說(shuō)明介紹。1.1.1 頻率預(yù)置與調(diào)節(jié)電路K被稱(chēng)為頻率控制字，也叫相位增量。DDS方程為：f

14、0=fCLK/2n，f0為輸出頻率，fc 為時(shí)鐘頻率。當(dāng)K=1時(shí)，DDS輸出最低頻率（也即頻率分辨率），為fc/2n,而DDS的最大輸出頻率由Nyquist采樣定理決定，即fc/2，也就是說(shuō)K的最大值為2N-1。因此，只要N足夠大，DDS可以得到很細(xì)的頻率間隔。要改變DDS的輸出頻率，只要改變控制字K即可。1.1.2累加器fc頻率控制字相位量化序列圖1.2 累加器框圖相位累加器由N位加法器與N位寄存器級(jí)聯(lián)構(gòu)成。每來(lái)一個(gè)時(shí)鐘脈沖fc，加法器將頻率控制字K與寄存器輸出的累加相位數(shù)據(jù)相加，再把相加后的結(jié)果送至寄存器的數(shù)據(jù)輸入端。寄存器將加法器在上一個(gè)時(shí)鐘作用下繼續(xù)與頻率控制字進(jìn)行相加。這樣，相位累加

15、器在時(shí)鐘的作用下，進(jìn)行相位累加。當(dāng)相位累加器累加滿時(shí)就會(huì)產(chǎn)生一次溢出，完成一個(gè)周期性的動(dòng)作。1.1.3 控制相位的加法器通過(guò)改變相位控制字P可以控制輸出信號(hào)的相位參數(shù)。令相位加法器的字長(zhǎng)為N，當(dāng)相位控制字由0躍變到P（P0）時(shí)，波形存儲(chǔ)器的輸入為相位累加器的輸出與相位控制字P之和，因而其輸出的幅度編碼相位會(huì)增加P/2N，從而使最后輸出的信號(hào)產(chǎn)生相移。1.1.4 控制波形的加法器通過(guò)改變波形控制字W可以控制輸出信號(hào)的波形。由于波形存儲(chǔ)器中的不同波形是分塊存儲(chǔ)的，所以當(dāng)波形控制字改變時(shí)，波形存儲(chǔ)器的輸入為改變相位后的地址與波形控制字W（波形地址）之和，從而使最后輸出的信號(hào)產(chǎn)和相移。1.1.5 波形

16、存儲(chǔ)器用相位累加器輸出的數(shù)據(jù)作為波形存儲(chǔ)器的取樣地址，進(jìn)行波形的相位一幅值轉(zhuǎn)換，即可在給定的時(shí)間上確定輸出的波形的抽樣幅值。N位的尋址ROM相當(dāng)于把0°360°的正弦信號(hào)離散成具有2N個(gè)采樣值的序列，若波形ROM有D位數(shù)據(jù)位，則2N個(gè)樣值的幅值D位二進(jìn)制數(shù)值固化在ROM中，按照地址的不同可以輸出相應(yīng)相位的正弦信號(hào)的幅值。相位幅度變換原理圖如下圖所示：波形振幅量化序列相位量化序列ROM(波形存儲(chǔ)器)數(shù)據(jù)地址圖1.3 相位幅度變換原理圖1.1.6 D/A轉(zhuǎn)換器D/A轉(zhuǎn)換器的作用是把合成的正弦波數(shù)字量轉(zhuǎn)換成模擬量。正弦幅度量化序列S(n)經(jīng)D/A轉(zhuǎn)換后變成了包絡(luò)為正弦波的階梯波S

17、(t)。需要注意的是，頻率合成器對(duì)D/A轉(zhuǎn)換器的分辨率有一定的要求，D/A轉(zhuǎn)換器的分辨率越高，合成的正弦波S(t)臺(tái)階數(shù)就越多，輸出的波形的精度也就越高。1.1.7 低通濾波器對(duì)D/A輸出的階梯波S(t)進(jìn)行頻譜分析，可知S(t)中除主頻fo外，還存在分布在fc,2fc等等的兩邊±fo處的非諧波分量，幅值包絡(luò)為辛格函數(shù)。因此，為了取出主頻f0,必須在D/A轉(zhuǎn)換器的輸出端接入截止頻率為fc/2的低通濾波器。1.2 DDS數(shù)學(xué)原理設(shè)有一頻率為的余弦信號(hào)：現(xiàn)在以采樣頻率對(duì)進(jìn)行采樣，得到的離散序列為：其中為采樣周期。對(duì)應(yīng)的相位序列為從上式可以看出相位序列呈線性，即相鄰的樣值之間的相位增量是一

18、個(gè)常數(shù)，而且這個(gè)常數(shù)僅與信號(hào)的頻率有關(guān)，相位增量為：因?yàn)樾盘?hào)頻率與采樣頻率之間有以下關(guān)系：其中與為兩個(gè)正整數(shù)，所以相位的增量也可以完成：由上式可知，若將的相位均勻的分為等份，那么頻率為的余弦信號(hào)以頻率采樣后，它的量化序列的樣品之間的量化相位增量為一個(gè)不變值。根據(jù)上述原理可以構(gòu)造一個(gè)不變量為量化相位增量的量化序列： 然后完成從到另一個(gè)序列的映射，由構(gòu)造序列： 公式（21）公式（2-1）是連續(xù)信號(hào)經(jīng)采樣頻率為采樣后的離散時(shí)間序列，根據(jù)采樣定理，當(dāng) 時(shí)，經(jīng)過(guò)低通濾波器平滑后，可唯一恢復(fù)出。 可見(jiàn)，通過(guò)上述變換不變量將唯一的確定一個(gè)單頻率模擬余弦信號(hào)：該信號(hào)的頻率為： 公式（22）公式（22）就是直接

19、數(shù)字頻率合成（DDS）的方程式，在實(shí)際的DDS中，一般取，于是DDS方程就可以寫(xiě)成： 公式（23）根據(jù)公式（23）可知，要得到不同的頻率只要通過(guò)改變的具體數(shù)值就可以了，而且還可以得到DDS的最小頻率分辨率（最小頻率間隔）為當(dāng)時(shí)的輸出頻率：可見(jiàn)當(dāng)參考頻率始終一定是，其分辨率由相位累加器的位數(shù)決定，若取，則，即分辨率可以達(dá)到，這也是最低的合成頻率，輸出頻率的高精度DDS的一大優(yōu)點(diǎn)。由奈奎斯特準(zhǔn)則可知，允許輸出的最高頻率，即，但實(shí)際上在應(yīng)用中受到低通濾波器的限制，通常，以便于濾波鏡像頻率，一般：由此可見(jiàn)DDS的工作頻率帶較寬，可以合成從直流到的頻率信號(hào)，同時(shí)它的輸出相位連續(xù)，頻率穩(wěn)定度高。2 總體設(shè)

20、計(jì)方案21系統(tǒng)設(shè)計(jì)原理本文提出的采用DDS作為信號(hào)發(fā)生核心器件的全數(shù)控函數(shù)信號(hào)發(fā)生器設(shè)計(jì)方案，根據(jù)輸出信號(hào)波形類(lèi)型可設(shè)置、輸出信號(hào)幅度和頻率可數(shù)控、輸出頻率寬等要求，選用了美國(guó)A/D公司的AD9850 芯片，并通過(guò)單片機(jī)程序控制和處理AD9850的32位頻率控制字，再經(jīng)放大后加至以數(shù)字電位器為核心的數(shù)字衰減網(wǎng)絡(luò)，從而實(shí)現(xiàn)了信號(hào)幅度、頻率、類(lèi)型以與輸出等選項(xiàng)的全數(shù)字控制。本系統(tǒng)主要由單片機(jī)、DDS直接頻率信號(hào)合成器、數(shù)字衰減電路、真有效值轉(zhuǎn)換模塊、A/D轉(zhuǎn)換模塊、數(shù)字積分選擇電路等部分組成。單片機(jī)AT89S52是整個(gè)系統(tǒng)關(guān)鍵部分，通過(guò)對(duì)鍵盤(pán)進(jìn)行掃描讀入相位信息，經(jīng)轉(zhuǎn)換后輸出到芯片AD9850，輸

21、出波形。鍵盤(pán)輸入的數(shù)字信息經(jīng)AT89S52控制的LCD1602顯示。22總體設(shè)計(jì)框圖系統(tǒng)構(gòu)成如下圖3.1所示。LCD1602鍵盤(pán)單片機(jī)AD9850低通濾波器信號(hào)輸出圖2.1 系統(tǒng)框圖3 系統(tǒng)硬件模塊的組成3.1 鍵盤(pán)控制模塊圖3.1 鍵盤(pán)控制電路通過(guò)鍵盤(pán)對(duì)波形的頻率進(jìn)行控制3.2單片機(jī)控制模塊主控電路中，以單片機(jī)為主體，通過(guò)分析鍵盤(pán)輸入的數(shù)字值，對(duì)AD9850寫(xiě)入相應(yīng)的控制字。它是系統(tǒng)的大腦。單片機(jī)（MICROCONTROLLER，又稱(chēng)微控制器）是在一塊硅片上集成了各種部件的微型機(jī)算計(jì)，這些部件包括中央處理器CPU、數(shù)據(jù)存貯器RAM、程序存貯器ROM、定時(shí)器/計(jì)數(shù)器和多種I/O接口電路。3.2

22、.1 AT89S52主要性能單片機(jī)AT89S52的主要性能分別為：與MCS-51單片機(jī)產(chǎn)品兼容；8K字節(jié)在系統(tǒng)可編程Flash存儲(chǔ)器；1000次擦寫(xiě)周期；全靜態(tài)操作：0Hz33Hz、三級(jí)加密程序存儲(chǔ)器、 32個(gè)可編程I/O口線、三個(gè)16位定時(shí)器/計(jì)數(shù)器、八個(gè)中斷源、全雙工UART串行通道、低功耗空閑和掉電模式、11掉電后中斷可喚醒、看門(mén)狗定時(shí)器、雙數(shù)據(jù)指針、掉電標(biāo)識(shí)符。13.2.1.1 AT89S52功能特性描述    AT89S52是一種低功耗、高性能CMOS8位微控制器，具有8K 在系統(tǒng)可編程Flash 存儲(chǔ)器。使用ATMEL公司高密度非易失性存儲(chǔ)器技術(shù)制造，

23、與工業(yè)80C51 產(chǎn)品指令和引腳完全兼容。片上Flash允許程序存儲(chǔ)器在系統(tǒng)可編程，亦適于常規(guī)編程器。在單芯片上，擁有靈巧的8 位CPU 和在系統(tǒng)可編程Flash，使得AT89S52為眾多嵌入式控制應(yīng)用系統(tǒng)提供高靈活、有效的解決方案2。AT89S52具有以下標(biāo)準(zhǔn)功能：8k字節(jié)Flash、256字節(jié)RAM、32 位I/O 口線、看門(mén)狗定時(shí)器、2個(gè)數(shù)據(jù)指針、三個(gè)16 位定時(shí)器/計(jì)數(shù)器、一個(gè)6向量2級(jí)中斷結(jié)構(gòu)、全雙工串行口、片晶振與時(shí)鐘電路。另外，AT89S52 可降至0Hz 靜態(tài)邏輯操作，支持2種軟件可選擇節(jié)電模式?？臻e模式下，CPU停止工作，允許RAM、定時(shí)器/計(jì)數(shù)器、串口、中斷繼續(xù)工作。掉電保

24、護(hù)方式下，RAM容被保存，振蕩器被凍結(jié)，單片機(jī)一切工作停止，直到下一個(gè)中斷或硬件復(fù)位為止3。AT89S52的引腳結(jié)構(gòu)如圖：圖3.2單片機(jī)AT89S52引腳結(jié)構(gòu)圖VCC：電源，接+5VGND：接地P0口：P0口是一個(gè)8位漏極開(kāi)路的雙向I/O口。作為輸出口，每位能驅(qū)動(dòng)8個(gè)TTL邏輯電平。對(duì)P0端口寫(xiě)“1”時(shí)，引腳用作高阻抗輸入。當(dāng)訪問(wèn)外部程序和數(shù)據(jù)存儲(chǔ)器時(shí)，P0口也被作為低8位地址/數(shù)據(jù)復(fù)用。在這種模式下，P0具有部上拉電阻。在flash編程時(shí)，P0口也用來(lái)接收指令字節(jié)；在程序校驗(yàn)時(shí)，輸出指令字節(jié)。程序校驗(yàn)時(shí)，需要外部上拉電阻。P1口：P1口是一個(gè)具有部上拉電阻的8位雙向I/O 口，P1 輸出緩沖

25、器能驅(qū)動(dòng)4個(gè)TTL 邏輯電平。對(duì)P1 端口寫(xiě)“1”時(shí)，部上拉電阻把端口拉高，此時(shí)可以作為輸入口使用。作為輸入使用時(shí)，被外部拉低的引腳由于部電阻的原因，將輸出電流（IIL）。此外，P1.0和P1.2分別作定時(shí)器/計(jì)數(shù)器2的外部計(jì)數(shù)輸入（P1.0/T2）和時(shí)器/計(jì)數(shù)器2的觸發(fā)輸入（P1.1/T2EX）17，具體如表1-1所示。在flash編程和校驗(yàn)時(shí)，P1口接收低8位地址字節(jié)。表3-1 89S52單片機(jī)P1口第二功能引腳號(hào)第二功能P1.0T2（定時(shí)器/計(jì)數(shù)器T2的外部計(jì)數(shù)輸入），時(shí)鐘輸出P1.1T2EX（定時(shí)器/計(jì)數(shù)器T2的捕捉/重載觸發(fā)信號(hào)和方向控制）P1.5MOSI（在系統(tǒng)編程用）P1.6MI

26、SO（在系統(tǒng)編程用）P1.7SCK（在系統(tǒng)編程用）P2口：P2口是一個(gè)具有部上拉電阻的8位雙向I/O 口，P2 輸出緩沖器能驅(qū)動(dòng)4個(gè)TTL 邏輯電平。對(duì)P2 端口寫(xiě)“1”時(shí)，部上拉電阻把端口拉高，此時(shí)可以作為輸入口使用。作為輸入使用時(shí)，被外部拉低的引腳由于部電阻的原因，將輸出電流（IIL）。在訪問(wèn)外部程序存儲(chǔ)器或用16位地址讀取外部數(shù)據(jù)存儲(chǔ)器（例如執(zhí)行MOVX DPTR）時(shí)，P2 口送出高八位地址。在這種應(yīng)用中，P2 口使用很強(qiáng)的部上拉發(fā)送1。在使用8位地址（如MOVX RI）訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器時(shí)，P2口輸出P2鎖存器的容。在flash編程和校驗(yàn)時(shí)，P2口也接收高8位地址字節(jié)和一些控制信號(hào)。P

27、3口：P3口是一個(gè)具有部上拉電阻的8位雙向I/O口，P3輸出緩沖器能驅(qū)動(dòng)4個(gè)TTL 邏輯電平。對(duì)P3 端口寫(xiě)“1”時(shí)，部上拉電阻把端口拉高，此時(shí)可以作為輸入口使用。作為輸入使用時(shí)，被外部拉低的引腳由于部電阻的原因，將輸出電流（IIL）。P3口亦作為AT89S52特殊功能（第二功能）使用，如表1-2所示。在flash編程和校驗(yàn)時(shí)，P3口也接收一些控制信號(hào)。表3-2 89S52單片機(jī)P3口第二功能引腳號(hào)第二功能P3.0RXD（串行輸入線）P3.1TXD（串行輸出線）P3.2(外部中斷0輸入線)P3.3 (外部中斷0輸入線)P3.4T0（定時(shí)器0外部計(jì)數(shù)脈沖輸入）P3.5T1（定時(shí)器1外部

28、計(jì)數(shù)脈沖輸入）P3.6(外部數(shù)據(jù)存儲(chǔ)器寫(xiě)選通信號(hào)輸出)P3.7(外部數(shù)據(jù)存儲(chǔ)器寫(xiě)選通信號(hào)輸出)RST：復(fù)位輸入。晶振工作時(shí)，RST腳將持續(xù)2個(gè)機(jī)器周期高電平將使單片機(jī)復(fù)位?？撮T(mén)狗計(jì)時(shí)完成后，RST 腳輸出96個(gè)晶振周期的高電平。特殊寄存器AUXR(地址8EH)上的DISRTO位可以使此功能無(wú)效。DISRTO默認(rèn)狀態(tài)下，復(fù)位高電平有效。ALE/：地址鎖存控制信號(hào)（ALE）是訪問(wèn)外部程序存儲(chǔ)器時(shí)，鎖存低8位地址的輸出脈沖。在flash編程時(shí)，此引腳（）也用作編程輸入脈沖。在一般情況下，ALE 以晶振六分之一的固定頻率輸出脈沖，可以用來(lái)作為外部定時(shí)器或時(shí)鐘使用。然而，特別強(qiáng)調(diào)，在每次訪問(wèn)外部數(shù)據(jù)存儲(chǔ)

29、器時(shí)，ALE脈沖將會(huì)跳過(guò)。如果需要，通過(guò)將地址為8EH的SFR的第0位置 “1”，ALE操作將無(wú)效。這一位置 “1”，ALE僅在執(zhí)行MOVX或MOVC指令時(shí)有效。否則，ALE 將被微弱拉高。這個(gè)ALE 使能標(biāo)志位（地址為8EH的SFR的第0位）的設(shè)置對(duì)微控制器處于外部執(zhí)行模式下無(wú)效。：外部程序存儲(chǔ)器選通信號(hào)（）是外部程序存儲(chǔ)器選通信號(hào)。當(dāng)AT89S52從外部程序存儲(chǔ)器執(zhí)行外部代碼時(shí)，在每個(gè)機(jī)器周期被激活兩次，而在訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器時(shí)，將不被激活。/VPP：訪問(wèn)外部程序存儲(chǔ)器控制信號(hào)。為使能從0000H 到FFFFH的外部程序存儲(chǔ)器讀取指令，必須接GND。為了執(zhí)行部程序指令，應(yīng)該接VCC。在fl

30、ash編程期間，也接收12伏VPP電壓。XTAL1：振蕩器反相放大器和部時(shí)鐘發(fā)生電路的輸入端。XTAL2：振蕩器反相放大器的輸出端。3.2.1.2 AT89S52的存儲(chǔ)器結(jié)構(gòu) AT89S52器件有單獨(dú)的程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器。外部程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器都可以64KB尋址。程序存儲(chǔ)器：如果引腳接地，程序讀取只從外部存儲(chǔ)器開(kāi)始。對(duì)于89S52，如果接VCC，讀寫(xiě)程序先從部存儲(chǔ)器（地址為0000H1FFFH）開(kāi)始，接著從外部尋址，尋址地址為：2000HFFFFH。數(shù)據(jù)存儲(chǔ)器：AT89S52 有256 字節(jié)片數(shù)據(jù)存儲(chǔ)器。高128 字節(jié)與特殊功能寄存器重疊。也就是說(shuō)高128字節(jié)與特殊功能寄存器有一樣的地

31、址，而物理上是分開(kāi)的。當(dāng)一條指令訪問(wèn)高于7FH 的地址時(shí)，尋址方式?jīng)Q定CPU 訪問(wèn)高128 字節(jié)RAM 還是特殊功能寄存器空間。直接尋址方式訪問(wèn)特殊功能寄存器（SFR）。例如，下面的直接尋址指令訪問(wèn)0A0H（P2口）存儲(chǔ)單元MOV 0A0H, #data 使用間接尋址方式訪問(wèn)高128 字節(jié)RAM。例如，下面的間接尋址方式中，R0 容為0A0H，訪問(wèn)的是地址0A0H的寄存器，而不是P2口（它的地址也是0A0H）。MOV R0, #data堆棧操作也是間接尋址方式。因此，高128字節(jié)數(shù)據(jù)RAM也可用于堆棧空間。3.2.1.3 定時(shí)器1MCS-51系列中51子系列有兩個(gè)16位的可編程定時(shí)/計(jì)數(shù)器：定

32、時(shí)/計(jì)數(shù)器T0和定時(shí)/計(jì)數(shù)器T1，52子系列有三個(gè)，還有一個(gè)定時(shí)/計(jì)數(shù)器T2。2每個(gè)定時(shí)/計(jì)數(shù)器既可以對(duì)系統(tǒng)時(shí)鐘計(jì)數(shù)實(shí)現(xiàn)定時(shí)，也可以對(duì)外部信號(hào)計(jì)數(shù)實(shí)現(xiàn)計(jì)數(shù)功能，通過(guò)編程設(shè)定來(lái)實(shí)現(xiàn)。3每個(gè)定時(shí)/計(jì)數(shù)器都有多種工作方式，其中T0有四種工作方式；T1有三種工作方式，T2有三種工作方式。通過(guò)編程設(shè)置其方式寄存器TMOD可設(shè)定定時(shí)器工作于某種方式，方式寄存器TMOD格式見(jiàn)表173-3。GATEC/M1M2GATEC/M1M2門(mén) 控開(kāi)/關(guān)計(jì)數(shù)/定時(shí)方式選擇門(mén) 控開(kāi)/關(guān)計(jì)數(shù)/定時(shí)方式選擇 T1 T0表3-3 定時(shí)/計(jì)數(shù)器的方式寄存器TMODGATE：門(mén)控信號(hào)。GATE=0，TRx=1時(shí)即可啟動(dòng)定時(shí)器/計(jì)數(shù)器

33、工作，是一種自啟動(dòng)的方式；GATE=1,TRx=1, =1時(shí)才可啟動(dòng)定時(shí)器/計(jì)數(shù)器工作。即是引腳加高電平啟動(dòng)，是一種外啟動(dòng)方式。C/：定時(shí)或計(jì)數(shù)方式選擇位，當(dāng)C/=1時(shí)工作于計(jì)數(shù)方式；當(dāng)C/=0時(shí)工作于定時(shí)方式。M1、M0：為工作方式選擇位，定時(shí)器/計(jì)數(shù)器的四種工作方式由M1M0設(shè)定，設(shè)定情況見(jiàn)表103 3-4。M1M0工作方式方式說(shuō)明00013位定時(shí)/計(jì)數(shù)器01116位定時(shí)/計(jì)數(shù)器1028位自動(dòng)重置定時(shí)/計(jì)數(shù)器113T0為兩個(gè)8位定時(shí)/計(jì)數(shù)器表3-4 M1M0的設(shè)定4 每一個(gè)定時(shí)/計(jì)數(shù)器定時(shí)計(jì)數(shù)時(shí)間到時(shí)產(chǎn)生溢出，使控制寄存器TCON中相應(yīng)的溢出位置位，溢出可通過(guò)查詢(xún)或中斷方式處理，控制寄存器

34、格式見(jiàn)表103-5。TF1TR1TF0TR0IE1IT1IE0IT0T1請(qǐng)求 有/無(wú)T1工作啟/停T0請(qǐng)求有/無(wú)T0工作啟/停INT1請(qǐng)求有/無(wú)INT1方式下沿/低電平INT0請(qǐng)求有/無(wú)INT0方式下沿/低電平表3-5 定時(shí)/計(jì)數(shù)器的控制寄存器TCON其中：TF1：定時(shí)/計(jì)數(shù)器T1的溢出標(biāo)志位，當(dāng)定時(shí)/計(jì)數(shù)器T1計(jì)滿時(shí)，由硬件使它置位，如中斷允許則觸發(fā)T1中斷。進(jìn)入中斷處理后由部硬件電路自動(dòng)清除。TR1：定時(shí)/計(jì)數(shù)器T1的啟動(dòng)位，可由軟件置位或清零，當(dāng)TR1=1時(shí)啟動(dòng)；TR1=0時(shí)停止。TF0：定時(shí)/計(jì)數(shù)器T0的溢出標(biāo)志位，當(dāng)定時(shí)/計(jì)數(shù)器T0計(jì)滿時(shí)，由硬件使它置位，如中斷允許則觸發(fā)T0中斷。進(jìn)

35、入中斷處理后由部硬件電路自動(dòng)清除。TR0：定時(shí)/計(jì)數(shù)器T0的啟動(dòng)位，可由軟件置位或清零，當(dāng)TR0=1時(shí)啟動(dòng)；TR0=0時(shí)停止。3.2.1.4中斷AT89S52 有6個(gè)中斷源：兩個(gè)外部中斷（ 和），三個(gè)定時(shí)中斷（定時(shí)器0、1、2）和一個(gè)串行中斷。每個(gè)中斷源都可以通過(guò)置位或清除特殊寄存器IE中的相關(guān)中斷允許控制位分別使得中斷源有效或無(wú)效10。IE還包括一個(gè)中斷允許總控制位EA，它能一次禁止所有中斷。如表1-6所示，IE.6位是不可以用的。它們?yōu)锳T89系列新產(chǎn)品預(yù)留。定時(shí)器2可以被寄存器T2CON中的TF2和EXF2的或邏輯觸發(fā)。程序進(jìn)入中斷服務(wù)后，這些標(biāo)志位都可以由硬件清0。實(shí)際上，中斷服務(wù)程序

36、必須判定是否是TF2 或EXF2激活中斷，標(biāo)志位也必須由軟件清0。定時(shí)器0和定時(shí)器1標(biāo)志位TF0 和TF1在計(jì)數(shù)溢出的那個(gè)周期的S5P2被置位。它們的值一直到下一個(gè)周期被電路捕捉下來(lái)。然而，定時(shí)器2的標(biāo)志位TF2在計(jì)數(shù)溢出的那個(gè)周期的S2P2被置位，在同一個(gè)周期被電路捕捉下來(lái)。表3-6 中斷允許控制寄存器（IE）（MSB） (LSB)EA -ET2 ES ET1 EX1 ET0 EX0EA：中斷允許總控位。EA=0，屏蔽所有的中斷請(qǐng)求；EA=1，開(kāi)放中斷。 ET2：定時(shí)器/計(jì)數(shù)器T2的溢出中斷允許位 ES：串行口中斷允許位。 ET1：定時(shí)器/計(jì)數(shù)器T1的溢出中斷允許位。 EX1：外部中斷 IN

37、T1的中斷允許位。 ET0：定時(shí)器/計(jì)數(shù)器T0的溢出中斷允許位。 EX0：外部中斷 INT0的中斷允許位。 隨著計(jì)算機(jī)技術(shù)的高速發(fā)展，單片機(jī)以其自身的特點(diǎn)，已廣泛應(yīng)用于智能儀器、工業(yè)控制、家用電器、電子玩具等各個(gè)領(lǐng)域。3.2.3 時(shí)鐘電路圖3.3 時(shí)鐘電路XTAL1是片振蕩器的反相放大器輸入端，XTAL2則是輸出端，使用外部振蕩器時(shí)，外部振蕩信號(hào)應(yīng)直接加到XTAL1，而XTAL2懸空。部方式時(shí)，時(shí)鐘發(fā)生器對(duì)振蕩脈沖二分頻，如晶振為12MHz，時(shí)鐘頻率就為6MHz。晶振的頻率可以在1MHz-24MHz選擇。電容取30PF左右。AT89S52中有一個(gè)用于構(gòu)成部振蕩器的高增益反相放大器，引腳XTAL

38、1和XTAL2分別是該放大器的輸入端和輸出端。這個(gè)放大器與作為反饋元件的片外石英晶體或者瓷諧振器一起構(gòu)成自激振蕩器5。片外石英晶體或者瓷諧振器與電容C1、C2接在放大器的反饋回路中構(gòu)成并聯(lián)振蕩電路。對(duì)外接電容C1、C2雖然沒(méi)有十分嚴(yán)格的要求，但電容容量的大小會(huì)輕微影響振蕩頻率的高低、振蕩器工作的穩(wěn)定性、起振的難易程序與溫度穩(wěn)定性，這里采用電容30pF，晶振采用11.0592MHz。3.2.4復(fù)位電路AT89C51的外部復(fù)位電路有上電自動(dòng)復(fù)位和手動(dòng)按鍵復(fù)位。上電復(fù)位電容充電來(lái)實(shí)現(xiàn)。手動(dòng)按鍵復(fù)位又分為按鍵電平復(fù)位和按鍵脈沖復(fù)位。按鍵電平復(fù)位電路是在普通RC復(fù)位電路的基礎(chǔ)上接一個(gè)有下拉電阻10K、上

39、拉電容10f接VCC,電源由開(kāi)關(guān)經(jīng)串接的1K限流電阻至復(fù)位腳（和上拉電容并聯(lián)），上拉電容支路負(fù)責(zé)在“上電”瞬間實(shí)施復(fù)位；開(kāi)關(guān)通過(guò)1K上拉電阻和10K下拉電阻分壓器，保證對(duì)單片機(jī)實(shí)施按鍵電平復(fù)位。增加放電回路的RC復(fù)位電路：使用比較電路，不但可以解決電源毛刺造成的系統(tǒng)不穩(wěn)定，而且電源緩解下降也能可靠復(fù)位，電路圖如下圖所示： 圖3.4復(fù)位電路3.3 LCD顯示模塊現(xiàn)在的字符型液晶模塊已經(jīng)是單片機(jī)應(yīng)用設(shè)計(jì)中最常用的信息顯示器件了。1602型LCD顯示模塊具有體積小，功耗低，顯示容豐富等特點(diǎn)。3.3.1 LCD1602的主要性能1602型LCD可以顯示2行16個(gè)字符，有8位數(shù)據(jù)總線D0D7和RS，R/

40、W，EN三個(gè)控制端口，工作電壓為5V，并且具有字符對(duì)比度調(diào)節(jié)和背光功能6。1602型LCD的接口信號(hào)說(shuō)明，如表3.7所示：編號(hào)符號(hào)引腳說(shuō)明編號(hào)符號(hào)引腳說(shuō)明1VSS電源地9D2Data I/O2VDD電源正極10D3Data I/O3VL液晶顯示偏壓信號(hào)11D4Data I/O4RS數(shù)據(jù)/命令選擇端（H/L）12D5Data I/O5R/W讀寫(xiě)選擇端（H/L）13D6Data I/O6E使能信號(hào)14D7Data I/O7D0Data I/O15BLA背光源正極8D1Data I/O16BLK背光源負(fù)極表3.7 LCD1602接口說(shuō)明基本操作程序讀狀態(tài)：輸入：RS=L，RW=H，E=H輸出：D0D

41、7=狀態(tài)字讀數(shù)據(jù)：輸入：RS=H，RW=H，E=H輸出：無(wú)寫(xiě)指令：輸入：RS=L，RW=L，D0D7=指令碼，E=高脈沖 輸出：D0D7=數(shù)據(jù)寫(xiě)數(shù)據(jù)：輸入：RS=H，RW=L，D0D7=數(shù)據(jù)，E=高脈沖 輸出：無(wú)3.3.2 LCD1602與單機(jī)的連接圖3.8 LCD與單片機(jī)的接口電路在實(shí)際的接線中，1602的DB0DB7與89S52的P0口相接，RS與P1.3相接，R/W與P1.2相接，E與P1.1相接。VL與地之間接一個(gè)10K的滑動(dòng)變阻器來(lái)到1602初始顯示的調(diào)節(jié)。3.4 AD9850 與單片機(jī)連接模塊3.4.1 AD9850簡(jiǎn)介隨著數(shù)字技術(shù)的飛速發(fā)展,用數(shù)字控制方法從一個(gè)參考頻率源產(chǎn)生多種

42、頻率的技術(shù),即直接數(shù)字頻率合成(DDS)技術(shù)異軍突起。美國(guó)AD公司推出的高集成度頻率合成器AD9850便是采用DDS技術(shù)的典型產(chǎn)品之一。AD9850采用先進(jìn)的CMOS工藝,其功耗在3.3V供電時(shí)僅為155mW,擴(kuò)展工業(yè)級(jí)溫度圍為4080,采用28腳SSOP表面封裝形式。AD9850的引腳排列如圖4.6所示,圖4.7為其組成框圖。中層虛線是一個(gè)完整的可編程DDS系統(tǒng),外層虛線包含了AD9850的主要組成部分7。圖3.9 AD9850管腳排列圖圖3.9 AD9850組成框圖AD9850含可編程DDS系統(tǒng)和高速比較器,能實(shí)現(xiàn)全數(shù)字編程控制的頻率合成。可編程DDS系統(tǒng)的核心是相位累加器,它由一個(gè)加法器

43、和一個(gè)N位相位寄存器組成, N一般為2432。每來(lái)一個(gè)外部參考時(shí)鐘,相位寄存器便以步長(zhǎng)M遞加。相位寄存器的輸出與相位控制字相加后可輸入到正弦查詢(xún)表地址上。正弦查詢(xún)表包含一個(gè)正弦波周期的數(shù)字幅度信息,每一個(gè)地址對(duì)應(yīng)正弦波中0°360°圍的一個(gè)相位點(diǎn)。查詢(xún)表把輸入地址的相位信息映射成正弦波幅度信號(hào),然后驅(qū)動(dòng)DAC以輸出模擬量。相位寄存器每過(guò)2N/M個(gè)外部參考時(shí)鐘后返回到初始狀態(tài)一次,相應(yīng)地正弦查詢(xún)表每經(jīng)過(guò)一個(gè)循環(huán)也回到初始位置,從而使整個(gè)DDS系統(tǒng)輸出一個(gè)正弦波。輸出的正弦波周期T0=Tc2N/ M,頻率fout=Mfc/ 2N,Tc、fc分別為外部參考時(shí)鐘的周期和頻率。AD9

44、850采用32位的相位累加器將信號(hào)截?cái)喑?4位輸入到正弦查詢(xún)表,查詢(xún)表的輸出再被截?cái)喑?0位后輸入到DAC, DAC再輸出兩個(gè)互補(bǔ)的電流8。DAC滿量程輸出電流通過(guò)一個(gè)外接電阻RSET調(diào)節(jié),調(diào)節(jié)關(guān)系為： Rset的典型值是3.9k。將DAC的輸出經(jīng)低通濾波后接到AD9850部的高速比較器上即可直接輸出一個(gè)抖動(dòng)很小的方波。其系統(tǒng)功能如圖3-3所示。圖3.10 AD9850系統(tǒng)功能圖AD9850在接上精密時(shí)鐘源和寫(xiě)入頻率相位控制字之后就可產(chǎn)生一個(gè)頻率和相位都可編程控制的模擬正弦波輸出,此正弦波可直接用作頻率信號(hào)源或經(jīng)部的高速比較器轉(zhuǎn)換為方波輸出。在125MHz的時(shí)鐘下, 32位的頻率控制字可使AD

45、9850的輸出頻率分辨率達(dá)0.0291Hz;并具有5位相位控制位,而且允許相位按增量180°、90°、45°、22.5°、11.25°或這些值的組合進(jìn)行調(diào)整。3.4.2 AD9850的控制字與控制時(shí)序AD9850有40位控制字, 32位用于頻率控制,5位用于相位控制, 1位用于電源休眠(Powerdown)控制, 2位用于選擇工作方式。這40位控制字可通過(guò)并行方式或串行方式輸入到AD9850,圖3.11是控制字并行輸入的控制時(shí)序圖,在并行裝入方式中,通過(guò)8位總線D0D7將可數(shù)據(jù)輸入到寄存器,在重復(fù)5次之后再在FQ-UD上升沿把40位數(shù)據(jù)從輸入寄

46、存器裝入到頻率/相位數(shù)據(jù)寄存器(更新DDS輸出頻率和相位),同時(shí)把地址指針復(fù)位到第一個(gè)輸入寄存器。接著在W-CLK的上升沿裝入8位數(shù)據(jù),并把指針指向下一個(gè)輸入寄存器,連續(xù)5個(gè)W-CLK上升沿后, W-CLK的邊沿就不再起作用,直到復(fù)位信號(hào)或FQ-UD上升沿把地址指針復(fù)位到第一個(gè)寄存器9。圖3.11 控制字并行輸入的時(shí)序圖圖3.12 控制字串行輸入的時(shí)序圖在串行輸入方式,W-CLK上升沿把25引腳的一位數(shù)據(jù)串行移入,當(dāng)移動(dòng)40位后,用一個(gè)FQ_UD脈沖即可更新輸出頻率和相位。圖4.10是相應(yīng)的控制字串行輸入的控制時(shí)序圖。AD9850的復(fù)位(RESET)信號(hào)為高電平有效,且脈沖寬度不小于5個(gè)參考時(shí)

47、鐘周期。AD9850的參考時(shí)鐘頻率一般遠(yuǎn)高于單片機(jī)的時(shí)鐘頻率,因此AD9850的復(fù)位(RESET)端可與單片機(jī)的復(fù)位端直接相連。位代號(hào)功能位代號(hào)功能位代號(hào)功能位代號(hào)功能W0Freq-b0(LSB)W10Freq-b10W20Freq-b20W30Freq-b30W1Freq-b1W11Freq-b11W21Freq-b21W31Freq-b31(MSB)W2Freq-b2W12Freq-b12W22Freq-b22W32ControlW3Freq-b3W13Freq-b13W23Freq-b23W33ControlW4Freq-b4W14Freq-b14W24Freq-b24W34Power-

48、DownW5Freq-b5W15Freq-b15W25Freq-b25W35Phase-b0(LSB)W6Freq-b6W16Freq-b16W26Freq-b26W36Phase-b 1W7Freq-b7W17Freq-b17W27Freq-b27W37Phase-b 2W8Freq-b8W18Freq-b18W28Freq-b28W38Phase-b 3W9Freq-b9W19Freq-b19W29Freq-b29W39Phase-b4(MSB)表3.8AD9850串行裝載的數(shù)據(jù)結(jié)構(gòu)在表4.2中，位W0W31的32位是頻率控制字，改變它的容可以改變AD9850的輸出頻率。位W32和W33用

49、于工廠測(cè)試，應(yīng)向這兩位賦0。位W34用來(lái)控制AD9850的上電和掉電，當(dāng)不需要輸出信號(hào)時(shí)，通過(guò)打這一位置1來(lái)實(shí)現(xiàn)掉電。位W35W39的5位是相位控制字，改變它的容可以改變AD9850的輸出相位。串行裝載時(shí)，AD9850的D7引腳和W_CLK引腳組成同步串行接口，這個(gè)接口可以直接與89S52相接連。40位控制/數(shù)據(jù)字通過(guò)AD9850的D7引腳在W_CLK引腳的脈沖信號(hào)上升邊沿作用下分40次裝入。W0在前，W39在后，依次裝入。完成40位控制/數(shù)據(jù)字的裝載后，F(xiàn)Q_UD引腳的脈沖信號(hào)上升沿刷新AD9850的工作狀態(tài)，同時(shí)復(fù)位寄存器指針，準(zhǔn)備下一次位控制/數(shù)據(jù)字的裝入。34.3單片機(jī)與AD9850的

50、連接AD9850有兩種與微機(jī)并行打印口相連的評(píng)估版,并配有Windows下運(yùn)行的軟件,可以作為應(yīng)用參考,但運(yùn)用單片機(jī)實(shí)現(xiàn)對(duì)DDS的控制與微機(jī)實(shí)現(xiàn)的控制相比,具有編程控制簡(jiǎn)便、接口簡(jiǎn)單、成本低,容易實(shí)現(xiàn)系統(tǒng)的小型化等優(yōu)點(diǎn),因此普遍采用MCS51單片機(jī)作為控制核心來(lái)向AD9850發(fā)送控制字。單片機(jī)與AD9850的接口既可采用并行方式,也可采用串行方式,但為了充分發(fā)揮芯片的高速性能,應(yīng)在單片機(jī)資源允許的情況下盡可能選擇并行方式,本系統(tǒng)采用AT89S52 單片機(jī)作為控制核心,通過(guò)串行寫(xiě)入控制字的方式控制AD9850 芯片,加上鍵盤(pán)和LCD 顯示部分等外圍電路,構(gòu)成整個(gè)系統(tǒng)電路。為了詳細(xì)介紹AD9850

51、 的用法, 這里重點(diǎn)給出本系統(tǒng)中AT89S52 單片機(jī)與AD9850 芯片連接電路,如圖所示,其中R1 = 3. 9 k , R2 = 50 , R3 = 25 ,單片機(jī)晶振選用12 MHz ,電容采用20 p F 經(jīng)典值。單片機(jī)采用12 MHz晶振時(shí),它的高電平時(shí)間能夠滿足AD9850 復(fù)位要求,故可將AD9850 的復(fù)位端與單片機(jī)的復(fù)位端直接相連。圖3.13 AD9850與單片機(jī)連接電路圖3.5.濾波電路設(shè)計(jì)為了使輸出的頻率不受外界和一些雜波的干擾，需用一個(gè)低通濾波器(LPF)濾除高次諧波。常用的濾波器的頻率響應(yīng)有三種:巴特沃斯型（Butterworth），切比雪夫型 (Chebyshev

52、)和橢圓型 (Cauer)。其中巴特沃斯濾波器通帶最平坦，它的通帶沒(méi)有紋波，在靠近零頻處，有最平坦通帶，趨向阻帶時(shí)衰減單調(diào)增大，缺點(diǎn)是從通帶到阻帶的過(guò)渡帶最寬，對(duì)于帶外干擾信號(hào)的衰減作用最弱，過(guò)渡帶不夠陡峭，因此它適用于對(duì)通帶要求較高，而去除的頻率離通帶較遠(yuǎn)的情況;切比雪夫?yàn)V波器在通帶衰減在零值和一個(gè)上限值之間做等起伏變化，阻帶衰減單調(diào)增大，帶有起伏，但過(guò)渡帶比較陡峭;橢圓濾波器不僅通帶有起伏，阻帶也有起伏，而且過(guò)渡帶陡峭。比較起來(lái)，橢圓濾波器性能更好，本設(shè)計(jì)中采用的是橢圓濾波器10。具體電路圖如圖3.14所示。圖3.14 濾波電路4 軟件設(shè)計(jì)與調(diào)試41 程序流程圖開(kāi)始主程序輸入初始化LED顯示鍵盤(pán)掃描是否有鍵按下？處理按鍵頻率字修改AD9850數(shù)據(jù)更新通過(guò)程序預(yù)置頻率，并實(shí)現(xiàn)對(duì)頻率步進(jìn)的控制，處理用戶(hù)由鍵盤(pán)鍵入的頻率值，判斷是否超出圍，生成頻率控制字，經(jīng)并行方式送入DDS，合成用戶(hù)所需的頻率，并通過(guò)程序?qū)崿F(xiàn)頻率的顯示。程序流程圖如下是否DDS的時(shí)鐘頻率很高，對(duì)周?chē)娐酚幸欢ㄓ绊懀陔娐分胁扇×艘恍┛垢蓴_措施，如：引線盡量短，減少交叉，每個(gè)芯片的電源與地之間都解憂去耦電容，數(shù)字地與模擬地分開(kāi)。在LCD的顯示調(diào)節(jié)時(shí)也要選取適當(dāng)?shù)碾娮璨拍苁挂壕琳５娘@示，常選取的阻值為1000歐左右。 4.2軟件調(diào)試本系統(tǒng)的軟件調(diào)試可以在Keil uvision2的環(huán)境中完成，Keil系