實驗三3-8譯碼器仿真及實現(xiàn)

1、實驗三 3-8譯碼器仿真及實現(xiàn)一、 實驗?zāi)康暮鸵蟊敬螌嶒炇褂肰erilog 硬件描述語言在DE1開發(fā)平臺上設(shè)計一個基本組合邏輯電路3-8 譯碼器，并完成功能仿真和時序仿真。二、 實驗環(huán)境1、 PC機，Pentium 4 2.0G以上，內(nèi)存1G以上，硬盤500G以上，1024×768彩顯，USB接口，網(wǎng)絡(luò)接口，串口。2、 友晶DE1開發(fā)板和相關(guān)配件。3、 軟件：Windows XP或者Windows 7操作系統(tǒng)，DE1配套光盤。三、 實驗內(nèi)容1、 編寫3-8的Verilog程序。2、 構(gòu)建仿真波形文件，實現(xiàn)QuartusII的功能仿真和時序仿真。3、 下載設(shè)計到DE1，觀察譯碼輸出。

2、四、 實驗步驟1、 建立Quartus 工程：1）打開 Quartus II 工作環(huán)境。2）點擊菜單項 File->New Project Wizard 幫助新建工程。3）輸入工程目錄、工程文件名以及頂層實體名。自己起名字，例如學(xué)號加38等。注意：輸入的頂層實體名必須與之后設(shè)計文件的頂層實體名相同，默認的頂層實體名與工程文件名相同，本類實驗均采用這種命名方法以便于管理。不要使用Quartus II的根目錄作為工程目錄。4）添加設(shè)計文件。如果用戶之前已經(jīng)有設(shè)計文件（比如.v 文件）。那么直接添加相應(yīng)文件，如果沒有完成的設(shè)計文件，點擊Next 之后添加并且編輯新的設(shè)計文件。5）選擇設(shè)計所用器

3、件。由于本次實驗使用 Altera 公司提供的DE1 開發(fā)板，用戶必須選擇與之相對應(yīng)的FPGA 器件型號，如下圖：6）設(shè)置 EDA 工具。設(shè)計中可能會用到的EDA 工具有綜合工具、仿真工具以及時序分析工具。本次實驗中不使用這些工具，因此點擊Next 直接跳過設(shè)置。7）查看新建工程總結(jié)。在基本設(shè)計完成后，Quartus II 會自動生成一個總結(jié)讓用戶核對之前的設(shè)計，確認后點擊Finish 完成新建。8）培養(yǎng)良好的文件布局。Quartus II 默認把所有編譯結(jié)果放在工程的根目錄，為了讓Quartus II 像Visual Studio 等IDE 一樣把編譯結(jié)果放在一個單獨的目錄中，需要指定編譯結(jié)

4、果輸出路徑。點擊菜單項Assignments->Device，選中Compilation Process Settings 選項卡，勾上右邊的Save Project output files in specified directory，輸入路徑(一般為根目錄下建立的debug 或者release子目錄)。2、 使用Verilog HDL 完成硬件設(shè)計添加所需設(shè)計文件。本次實驗通過 Verilog HDL 來描述所設(shè)計的硬件，因此要添加Verilog 設(shè)計文件到工程文件中去。1）點擊菜單項File->New、點擊圖標或者使用快捷鍵Ctrl+N 新建一個設(shè)計文件，選擇Verilog

5、 HDL File，點OK。2）輸入硬件描述。 Quartus II 環(huán)境提供的文本編輯器中輸入用戶設(shè)計的硬件描述語言，在本次實驗設(shè)計的是開關(guān)狀態(tài)通過LED反映出來，輸入代碼如下。保存文件時注意和模塊名相同。3）全編譯文件。點擊菜單項Processing->start compilation、點擊圖標或使用CTRL+L 執(zhí)行全編譯。 4）配置引腳。本實驗還是利用DE1光盤中默認的引腳配置文件。該文件名為DE1_pin_assignments.csv，導(dǎo)入該文件。5）點擊Pin Planner圖標，查看引腳分配狀況。6）完成分配引腳后，點擊菜單項Processing->start c

6、ompilation、或點擊圖標或使用CTRL+L 執(zhí)行全編譯，生成sof 目標文件，注意觀察警告或錯誤信息。3、 構(gòu)建波形文件為了檢查設(shè)計是否在理論上達到預(yù)期功能，要進行仿真，不考慮實際物理特性的是功能仿真，考慮實際時序特性的就是時序仿真了。首先要創(chuàng)建仿真輸入波形文件。仿真時需要對頂層實體的輸入管腳提供激勵信號，在Quartus 軟件中可以通過波形文件方便的輸入。1） 點擊菜單項File->New->VectorWaveform File2） 添加信號結(jié)點。在空波形文件中點擊右鍵，進行選擇。3） 自己摸索波形面板和信號右鍵功能，最終構(gòu)造如下圖所示波形：4、 仿真點擊設(shè)置圖標，在s

7、imulator setting 中選取仿真類型，依次進行功能仿真和時序仿真，注意功能仿真前要在Processing菜單中創(chuàng)建功能仿真網(wǎng)表文件。截取兩種仿真結(jié)果圖片，粘貼在以下位置。 圖一 功能仿真 圖二 時序仿真5、 下載到DE1將設(shè)計下載在 FPGA 中。點擊菜單項Tools->Programmer 或者點擊圖標打開程序下載環(huán)境，選取剛才產(chǎn)生的.sof文件進行下載。最終調(diào)試，在DE1實驗板上，扳動SW0SW2 開關(guān)，觀察LEDR0LEDR7發(fā)光二極管的輸出狀況，分析譯碼關(guān)系。五、 實驗結(jié)果和思考1、 逐條解釋源程序。module DECODE_3_3（SW，LEDR）：定義模塊函數(shù)D

8、ECODE_3_3，其參數(shù)為SW，LEDR兩 個。作用為關(guān)聯(lián)SW開關(guān)和LEDR顯示燈。Input2:0 SW； ：輸入控制端為02號SW開關(guān)。output7:0 LEDR ：輸出控制端為07號LEDR顯示燈。Reg 7:0 LEDR : 定義LEDR類型為寄存器數(shù)據(jù)類型中的reg型。always(sw)begin : 根據(jù)sw數(shù)值循環(huán)執(zhí)行以下語句。Case（sw） ：判斷sw屬于哪種數(shù)值。3'booo: LEDR=s'boooo_000;: 當輸入信號為000時，一號燈亮。3'booo: LEDR=s'boooo_001;: 當輸入信號為000時，二號燈亮。 3

9、'booo: LEDR=s'boooo_010;: 當輸入信號為000時，三號燈亮。 3'booo: LEDR=s'boooo_011;: 當輸入信號為000時，四號燈亮。 3'booo: LEDR=s'boooo_100;: 當輸入信號為000時，五號燈亮。 3'booo: LEDR=s'boooo_101;: 當輸入信號為000時，六號燈亮。 3'booo: LEDR=s'boooo_110;: 當輸入信號為000時，七號燈亮。3'booo: LEDR=s'boooo_111;: 當輸入信號為0

10、00時，八號燈亮。 Endcase : 結(jié)束循環(huán)。End ：結(jié)束標志。Endmolue ：結(jié)束程序。 2、 說明功能仿真和時序仿真的區(qū)別。 答： 功能仿真是不考慮器件及電路延時的情況下的功能上的仿真驗證計電路是否達 到預(yù)想要求。 時序仿真在考慮門級及電路延時的情況下 考慮有延時情況下的結(jié)果，一般接近最后作出的硬件結(jié)果。所以功能仿真是驗證理論上的正確值，時序仿真是考慮誤差后的值。3、 如果有時間，修改文件，設(shè)計4-16譯碼器。答：設(shè)計的4-16譯碼器如下所示：module DECODE_3_3（SW，LEDR）：Input3:0 SW；output15:0 LEDR Reg 15:0 LEDR

11、always(sw)begin Case（sw） 4'b0000: LEDR=s'b0000_0000_0000_0001;4'b0001: LEDR=s'b0000_0000_0000_0010;4'b0010: LEDR=s'b0000_0000_0000_0100;4'b0011: LEDR=s'b0000_0000_0000_1000;4'b0100: LEDR=s'b0000_0000_0001_0000;4'b0101: LEDR=s'b0000_0000_0010_0000;4'b0110: LEDR=s'b0000_0000_0100_0000;4'b0111: LEDR=s'b0000_0000_1000_0000;4'b1000: LEDR=s'b0000_0001_0000_0000;4'b1001: LEDR=s'b0000_0010_0000_0000;4'b1010: LEDR=s'b0000_0100_0000_0000;4'b1011: LEDR=s'b0000_1000_0000_0000;4'b1100: