計(jì)算機(jī)通信接口技術(shù)第1章ppt課件

1、第一節(jié)第一節(jié) PC的總線結(jié)構(gòu)和的總線結(jié)構(gòu)和I/O接口方框圖接口方框圖 CPU地址總線地址總線AB）RAMI/O接口接口I/O設(shè)備設(shè)備ROM數(shù)據(jù)總線數(shù)據(jù)總線DB）控制總線控制總線CB）1.1.計(jì)算機(jī)系統(tǒng)的組成：計(jì)算機(jī)系統(tǒng)的組成： 中央處理器中央處理器CPUCPU）、存儲(chǔ)器、輸入輸出系統(tǒng)）、存儲(chǔ)器、輸入輸出系統(tǒng)2.2.計(jì)算機(jī)系統(tǒng)的標(biāo)準(zhǔn)結(jié)構(gòu)：總線結(jié)構(gòu)計(jì)算機(jī)系統(tǒng)的標(biāo)準(zhǔn)結(jié)構(gòu)：總線結(jié)構(gòu)3.3.計(jì)算機(jī)的三總線結(jié)構(gòu)：地址總線、數(shù)據(jù)總線、控制總線計(jì)算機(jī)的三總線結(jié)構(gòu)：地址總線、數(shù)據(jù)總線、控制總線8255、8250、82518253、8259鍵盤、打印機(jī)鍵盤、打印機(jī)顯示器、軟硬盤顯示器、軟硬盤A/D、D/A等等4.

2、總線結(jié)構(gòu)的優(yōu)點(diǎn)：總線結(jié)構(gòu)的優(yōu)點(diǎn)：（1簡化了軟、硬件的設(shè)計(jì)簡化了軟、硬件的設(shè)計(jì)（2簡化了系統(tǒng)結(jié)構(gòu)簡化了系統(tǒng)結(jié)構(gòu)（3便于系統(tǒng)的擴(kuò)展和更新便于系統(tǒng)的擴(kuò)展和更新5. I/O接口接口（1定義：接口是定義：接口是CPU與與“外部世界的連接電路，擔(dān)任外部世界的連接電路，擔(dān)任“中轉(zhuǎn)各種信息。中轉(zhuǎn)各種信息。（2組成：總線連接邏輯、組成：總線連接邏輯、I/O端口端口（3總線連接邏輯包括：總線連接邏輯包括：I/O端口尋址邏輯、信號(hào)如讀、寫轉(zhuǎn)換邏輯、端口尋址邏輯、信號(hào)如讀、寫轉(zhuǎn)換邏輯、緩沖邏輯緩沖邏輯（4I/O端口信號(hào)類型：數(shù)據(jù)、輸入狀態(tài)、輸出控制端口信號(hào)類型：數(shù)據(jù)、輸入狀態(tài)、輸出控制（5I/O端口方向：輸入端口、輸

3、出端口、雙向端口端口方向：輸入端口、輸出端口、雙向端口CPU接口電路接口電路I/O設(shè)備設(shè)備數(shù)據(jù)數(shù)據(jù)DB控制信號(hào)控制信號(hào)CB狀態(tài)信號(hào)狀態(tài)信號(hào)可能是單向的可能是單向的AB總線銜接邏輯I/O端口PS2鼠標(biāo)鼠標(biāo)PS2鍵盤鍵盤千兆網(wǎng)千兆網(wǎng)10/100M網(wǎng)卡網(wǎng)卡USB并行口并行口MIDI/游戲接口游戲接口顯示器接口顯示器接口13941394a麥克風(fēng)麥克風(fēng)/音箱音箱/線入接口線入接口串行口串行口1.輸入口：輸入口：CPU 接口電路接口電路 外設(shè)外設(shè)（1邏輯電路：邏輯電路：DB07數(shù)據(jù)總線）、數(shù)據(jù)總線）、PSn(由地址總線譯碼產(chǎn)生由地址總線譯碼產(chǎn)生)、IOR控制總線、相同的）控制總線、相同的）（2對輸入口電路

4、的要求：執(zhí)行輸入指令時(shí)，才把數(shù)據(jù)送到總線上，平時(shí)對輸入口電路的要求：執(zhí)行輸入指令時(shí)，才把數(shù)據(jù)送到總線上，平時(shí)不能對總線有任何影響，所以通過三態(tài)門三態(tài)緩沖器接在總線上。不能對總線有任何影響，所以通過三態(tài)門三態(tài)緩沖器接在總線上。（3工作過程分析：工作過程分析：A.說明電路連接情況說明電路連接情況B.不交換數(shù)據(jù)時(shí)，不交換數(shù)據(jù)時(shí)，PS和和IOR均為高電平，三態(tài)門呈高阻態(tài)，端口數(shù)據(jù)對總線均為高電平，三態(tài)門呈高阻態(tài)，端口數(shù)據(jù)對總線無影響無影響C.輸入數(shù)據(jù)時(shí)輸入數(shù)據(jù)時(shí)PS和和IOR有效，三態(tài)門被使能，數(shù)據(jù)送到總線上有效，三態(tài)門被使能，數(shù)據(jù)送到總線上第二節(jié)第二節(jié) 輸入口和輸出口輸入口和輸出口（與圖（與圖1-2

5、-1一致）一致）2.輸出口輸出口:CPU 接口電路接口電路 外設(shè)外設(shè)（1對輸出口電路的要求：由于對輸出口電路的要求：由于CPU向總線輸出數(shù)據(jù)的時(shí)間很短少于向總線輸出數(shù)據(jù)的時(shí)間很短少于1us），而外設(shè)需要數(shù)據(jù)的持續(xù)時(shí)間比較長，所以輸出口要有保持?jǐn)?shù)據(jù)的），而外設(shè)需要數(shù)據(jù)的持續(xù)時(shí)間比較長，所以輸出口要有保持?jǐn)?shù)據(jù)的功能，用鎖存器即可。功能，用鎖存器即可。（2邏輯電路：邏輯電路：DB07、PSn(由地址總線譯碼產(chǎn)生由地址總線譯碼產(chǎn)生)、IOW相同的）相同的）（3工作過程分析：工作過程分析：A.說明電路連接情況說明電路連接情況B.執(zhí)行輸出指令時(shí)，執(zhí)行輸出指令時(shí)，PS和和IOW由無效變?yōu)橛行?，在由無效變?yōu)橛?/p>

6、效，在CLK引腳產(chǎn)生上升沿，引腳產(chǎn)生上升沿，總線數(shù)據(jù)被鎖存到鎖存器的輸出端總線數(shù)據(jù)被鎖存到鎖存器的輸出端1.概念：概念： 時(shí)鐘周期、總線周期和指令周期時(shí)鐘周期、總線周期和指令周期 每兩個(gè)時(shí)鐘脈沖上升下降沿之間的時(shí)間間隔稱每兩個(gè)時(shí)鐘脈沖上升下降沿之間的時(shí)間間隔稱為為T狀態(tài)，也稱為時(shí)鐘周期狀態(tài)，也稱為時(shí)鐘周期Clock Cycle） TCPU與存儲(chǔ)器或輸入與存儲(chǔ)器或輸入/輸出端口進(jìn)行一次數(shù)據(jù)交換所輸出端口進(jìn)行一次數(shù)據(jù)交換所花費(fèi)的時(shí)間稱為一個(gè)總線周期花費(fèi)的時(shí)間稱為一個(gè)總線周期Bus Cycle） 對于對于8088CPU, 它的總線周期是其與存儲(chǔ)器或輸入它的總線周期是其與存儲(chǔ)器或輸入/輸出端口存取一個(gè)

7、字節(jié)所花費(fèi)的時(shí)間。輸出端口存取一個(gè)字節(jié)所花費(fèi)的時(shí)間。執(zhí)行一條指令所需要的時(shí)間稱為指令周期執(zhí)行一條指令所需要的時(shí)間稱為指令周期Instruction Cycle） 第三節(jié)第三節(jié) I/O端口操作時(shí)序端口操作時(shí)序2.I/O端口讀周期時(shí)序端口讀周期時(shí)序PC/XT機(jī)）機(jī)）（1包含包含5個(gè)時(shí)鐘周期個(gè)時(shí)鐘周期（2指令：指令：IN（3解釋工作過程解釋工作過程3.I/O端口寫周期時(shí)序端口寫周期時(shí)序PC/XT機(jī)）機(jī)）（1包含包含5個(gè)時(shí)鐘周期個(gè)時(shí)鐘周期（2指令：指令：OUT（3解釋工作過程解釋工作過程4.結(jié)論：接口設(shè)計(jì)必須滿足工作時(shí)序的要求。結(jié)論：接口設(shè)計(jì)必須滿足工作時(shí)序的要求。第四節(jié)第四節(jié) I/O編址與訪問編址與

8、訪問 對對I/O端口的訪問命令與對存儲(chǔ)器單元訪問相同，端口的訪問命令與對存儲(chǔ)器單元訪問相同，不必使用專用不必使用專用I/O指令；指令； 外設(shè)數(shù)目或外設(shè)數(shù)目或I/O寄存器數(shù)幾乎不受限制。寄存器數(shù)幾乎不受限制。 系統(tǒng)讀寫控制邏輯較簡單。系統(tǒng)讀寫控制邏輯較簡單。 I/O端口占用部分端口占用部分MEM空間，可用空間，可用MEM空間減??；空間減?。?對對MEM訪問指令較長，執(zhí)行速度較慢；訪問指令較長，執(zhí)行速度較慢； I/O端口地址譯碼時(shí)間較長。端口地址譯碼時(shí)間較長。MEMMEM空間空間I/OI/O空間空間N-1N-1K KK-1K-10 0存儲(chǔ)類指令存儲(chǔ)類指令 I/O端口地址空間與存儲(chǔ)器地址空間相互獨(dú)立

9、。端口地址空間與存儲(chǔ)器地址空間相互獨(dú)立。 MEM地址空間不受地址空間不受I/O端口地址空間影響；端口地址空間影響； I/O端口數(shù)量不多，占用地址線少，地址譯碼簡端口數(shù)量不多，占用地址線少，地址譯碼簡單，速度較快，使得此類指令執(zhí)行速度快；單，速度較快，使得此類指令執(zhí)行速度快； 使用專用使用專用I/O命令命令(IN/OUT)，與，與MEM訪問命令訪問命令(LOAD/STORE、MOV)有明顯區(qū)別有明顯區(qū)別,便于理解和便于理解和檢查。檢查。MEMMEMI/OI/O設(shè)備設(shè)備N-1N-10 0存儲(chǔ)類指令存儲(chǔ)類指令I(lǐng)/OI/O類指令類指令K-1K-10 0 專用專用I/O指令增加指令系統(tǒng)復(fù)雜性，且指令增加

10、指令系統(tǒng)復(fù)雜性，且I/O指令類型指令類型少，尋址方式也少，程序設(shè)計(jì)靈活性較差；少，尋址方式也少，程序設(shè)計(jì)靈活性較差； 要求處理器提供要求處理器提供MEMR/MEMW和和IOR/IOW兩組控兩組控制信號(hào)，增加了控制邏輯的復(fù)雜性。制信號(hào)，增加了控制邏輯的復(fù)雜性。第五節(jié)第五節(jié) 輸入輸出控制方式輸入輸出控制方式1.根據(jù)通信的方向，通信分為：根據(jù)通信的方向，通信分為：（1單工通信：單向通信單工通信：單向通信（2半雙工通信：交替雙向通信半雙工通信：交替雙向通信（3全雙工通信：同時(shí)雙向通信全雙工通信：同時(shí)雙向通信2.根據(jù)能同時(shí)傳輸?shù)臄?shù)據(jù)位數(shù)，通信分為：根據(jù)能同時(shí)傳輸?shù)臄?shù)據(jù)位數(shù)，通信分為：（1并行通信并行通信（2串行通信串行通信第七節(jié)第七節(jié) （自學(xué)：了解）（自學(xué)：了解）第六節(jié)第六節(jié) 計(jì)算機(jī)通信的基本概念計(jì)算機(jī)通信的基本概念補(bǔ)充：匯編語言程序設(shè)計(jì)基礎(chǔ)補(bǔ)充：匯編語言程序設(shè)計(jì)基礎(chǔ)6. 8086/8088微處理器微處理器 AH ALBH BLCH CLDH DLSPBPDISI通通 用用 寄寄 存存 器器AXBXCXDXALU數(shù)據(jù)總線數(shù)據(jù)總線16位）位）運(yùn)算寄存器運(yùn)算寄存器ALU標(biāo)志寄存器標(biāo)志