電子技術教案第九章

1、第9章 時序邏輯電路教學重點1. 了解寄存器的功能、基本構成和常見類型。2. 了解數(shù)碼寄存器的電路構成，理解其工作原理。3. 了解計數(shù)器的功能及計數(shù)器的類型。4. 掌握十進制典型集成計數(shù)器的外特性及使用。教學難點1移位寄存器的工作原理和典型集成移位寄存器的引腳及應用。 2二進制計數(shù)器、十進制計數(shù)器的電路組成和工作原理。學時分配序號內 容學 時19.1寄存器429.2計數(shù)器43技能實訓：制作60s計數(shù)器44本章總學時129.1寄存器功能：能夠暫時存放二進制數(shù)據(jù)。構成：觸發(fā)器和門電路。類型：數(shù)碼寄存器和移位寄存器。9.1.1數(shù)碼寄存器具有接收、存儲和清除原來數(shù)據(jù)的功能。1電路組成為寄存器的清零端；

2、D0D3為寄存器的數(shù)據(jù)輸入端；Q0Q3是數(shù)據(jù)輸出端。2工作過程動畫：寄存器的工作過程第一步：寄存前先清零；第二步：接收脈沖控制數(shù)據(jù)寄存，例如，D3D2D1D0=1101。電路評價：數(shù)碼寄存器的優(yōu)點是存儲時間短，速度快，可用來當高速緩沖存儲器。其缺點是一旦停電后，所存儲的數(shù)碼便全部丟失，因此數(shù)碼寄存器通常用于暫存工作過程中的數(shù)據(jù)和信息，不能作為永久的存儲器使用。9.1.2移位寄存器不僅能寄存數(shù)碼，還具有移位功能。1 單向移位寄存器（1）電路組成各觸發(fā)器J、K端均與相鄰低位觸發(fā)器的Q、端連接，F(xiàn)F0的K端串接一個非門后再與J端相連，作為接收外來數(shù)據(jù)的輸入端。 （2）工作過程動畫：移位寄存器的工作過

3、程 右移示意圖2 集成雙向移位寄存器74LSl94雙向移位寄存器中的數(shù)碼既可左移，也可右移。（1）74LSl94的功能示意圖D0D3是并行數(shù)據(jù)輸入端；DSR是右移串行數(shù)據(jù)輸入端；DSL是左移串行數(shù)據(jù)輸入端；Q0Q3是寄存器并行數(shù)據(jù)輸出端；M0和M1是雙向移位寄存器的控制端。（2）74LS194邏輯功能控制輸入輸出功能M1M0CPQ3Q2Q1Q00清零100狀態(tài)不變101右移，串入并出110左移，串入并出111同步置數(shù)，并入并出異步清0功能：當=0時，直接清0，寄存器各位Q3Q0均為0，不能進行置數(shù)和移位。只有當=1時，寄存器允許工作。右移功能：當M1=0、M0=1時，在移位控制信號CP上升沿作

4、用時，寄存器中數(shù)碼依次右移一位，且將DSR送到Q0。左移功能：當M1=1、M0=0時，在CP上升沿作用時，寄存器中數(shù)碼依次左移一位，且將DSL送到Q3。并行置數(shù)功能：當M1=M0=1時，在CP上升沿作用時，將數(shù)據(jù)輸入端數(shù)碼并行送到寄存器中，使Q3Q2QlQ0= D3D2D1D0。保持功能：當M1=M0=0時，無論有無CP作用，寄存器中內容不變。做一做測試74LS194邏輯功能9.2計數(shù)器定義：能累計輸入脈沖個數(shù)的數(shù)字電路。應用：除直接用作計數(shù)、分頻、定時外，還用于數(shù)字儀表、程序控制、計算機等領域。種類：按計數(shù)的進位體制不同，可分為二進制、十進制和N進制計數(shù)器等；按計數(shù)器中數(shù)值的增、減情況，可分

5、為加法計數(shù)器、減法計數(shù)器、可逆計數(shù)器；按計數(shù)器中各觸發(fā)器狀態(tài)轉換時刻的不同，可分為同步計數(shù)器和異步計數(shù)器。9.2.1二進制計數(shù)器在計數(shù)脈沖作用下，各觸發(fā)器狀態(tài)的轉換按二進制數(shù)的編碼規(guī)律進行計數(shù)的數(shù)字電路稱為二進制計數(shù)器。1 異步二進制加法計數(shù)器核心器件是JK觸發(fā)器，將JK觸發(fā)器接成計數(shù)狀態(tài)Qn+1=n；計數(shù)脈沖加到最低位觸發(fā)器FF0的CP端，其他觸發(fā)器的CP依次受低位觸發(fā)器Q端的控制。動畫：演示異步二進制加法計數(shù)器的工作過程2. 同步二進制加法計數(shù)器各級觸發(fā)器的CP端連在一起，受同一個時鐘脈沖控制，各觸發(fā)器狀態(tài)翻轉與時鐘同步，故稱同步計數(shù)器。動畫：演示同步二進制加法計數(shù)器的工作過程電路評價：比

6、較同步3位二進制加法計數(shù)器和異步3位二進制加法計數(shù)器的工作波形，它們的邏輯狀態(tài)完全相同，不同的是：異步計數(shù)器各觸發(fā)器的狀態(tài)更新是逐級進行的，工作速度較低，工作頻率不能太高；而同步計數(shù)器各觸發(fā)器的狀態(tài)更新是同時的，減少了觸發(fā)器之間的傳輸延時時間，提高了計數(shù)器的工作速度。從二進制計數(shù)器的工作波形圖可以看出，Q0、Q1、Q2的周期分別是計數(shù)脈沖(CP)周期的2倍、4倍、8倍，即Q0、Q1、Q2分別對CP脈沖進行了二分頻、四分頻、八分頻。3位二進制加法計數(shù)器，共有23=8(000111)種狀態(tài)，每輸入8個計數(shù)脈沖循環(huán)一次，故又稱模8計數(shù)器或八進制計數(shù)器。9.2.2十進制計數(shù)器十進制計數(shù)器：是在計數(shù)脈沖

7、作用下各觸發(fā)器狀態(tài)的轉換按十進制數(shù)的編碼規(guī)律進行計數(shù)的數(shù)字電路。1. BCD碼用二進制數(shù)碼表示十進制數(shù)的方法稱為二十進制編碼，即BCD碼。2. 異步十進制加法計數(shù)器由4位二進制計數(shù)器和一個用于計數(shù)器清0的門電路組成；與二進制加法計數(shù)器的主要差異是跳過了二進制數(shù)碼10101111的6個狀態(tài)。（2）工作過程計數(shù)器輸入09個計數(shù)脈沖時，工作過程與4位二進制異步計數(shù)器完全相同，第9個計數(shù)脈沖后Q3Q2Q1Q0=1001。當?shù)谑畟€計數(shù)脈沖到來后，計數(shù)器狀態(tài)為Q3Q2Q1Q0=1010，此時Q3=Q1=l，與非門輸入全1，輸出為0，使各觸發(fā)器復位，即Q3Q2Q1Q0=0000，同時使與非門輸出又變?yōu)?，計

8、數(shù)器重新開始工作。從而實現(xiàn)8421BCD碼十進制加法計數(shù)的功能。9.2.3集成計數(shù)器74LSl611邏輯符號為同步置數(shù)控制端，為異步置0控制端，CTT、CTP是計數(shù)控制端。D0D3為置數(shù)輸入端，CP為計數(shù)脈沖輸入端。Q0Q3為4位數(shù)碼輸出端，CO為進位輸出端。2邏輯功能輸入輸出功能CTPCTTCPD3D2D1D0Q3Q2Q1Q000000異步清零10d3d2d1d0d3d2d1d0同步置數(shù)110保持鎖存數(shù)據(jù)1101111每來一次CP，加1計數(shù)4位二進制加法計數(shù)(1) 異步清零。 (2) 同步預置數(shù)功能。(3) 保持功能。 (4)計數(shù)功能。 做一做：測試74LS161邏輯功能電路評價：74LS1

9、61在異步清0、同步置數(shù)、計數(shù)和保持幾個功能中，異步清0的優(yōu)先級最高，其次是置數(shù)，第三是保持，計數(shù)的級別最低。若計數(shù)過程中出現(xiàn)清0或置數(shù)信號，計數(shù)器將中斷計數(shù)過程，迫使計數(shù)器清0或置數(shù)。74LS161工作時從被預置的狀態(tài)開始計數(shù)，直至計滿到1111再從0000開始，若要計數(shù)器從0000開始計數(shù)，可先清0或先預置0000后計數(shù)。3.74LSl61的應用舉例（1）清0法構成十進制計數(shù)器74LSl61各功能端的狀態(tài)：=1（不需要置數(shù)），CTP=CTT=1（允許計數(shù)），=，當=1時計數(shù)器為計數(shù)狀態(tài)，當=0時，計數(shù)器則清0。（2）置數(shù)法構成十進制計數(shù)器74LSl61各功能端的狀態(tài)是=1（不需清0），CTP=CTT=1（允許計數(shù)），數(shù)據(jù)端D3D2D1D0均為0，=。技能實訓：制作60s計數(shù)器作業(yè)任務書一、任務目標1按原理圖制作60s計數(shù)器。2學習集成門電路、顯示譯碼器、數(shù)碼顯示器、計數(shù)器的應用，提高綜合應用能力。3會根據(jù)原理圖繪制印制電路安裝連接圖。4掌握秒計數(shù)器電路的基本調試和測量方法。二、實施步驟繪制印制電路板圖制作印制電路板清點元器件元器件檢測插裝和焊接通電前檢查通電調試和測量數(shù)據(jù)記錄。三、調試與記錄按圖插裝和焊