基于ADSP21160的脈沖壓縮算法仿真設(shè)計

1、基于ADSP21160的脈沖壓縮算法仿真設(shè)計關(guān)鍵詞 ADSP21160 脈沖壓縮 仿真設(shè)計中圖分類號：TN957 文獻標識碼：A0引言脈沖壓縮技術(shù)的實現(xiàn)是指雷達通過發(fā)射機發(fā)射寬脈沖信號，而接收信號經(jīng)處理后獲得窄脈沖的過程，它較好的解決了雷達脈沖峰值功率受限與間隔 分辨率之間的矛盾。同時，寬脈沖的應用可使多普勒系統(tǒng)的分辨率得到進步；由于壓縮是對發(fā)射信號的回波作相關(guān)處理，故還具備較高的抗干擾才能。1實現(xiàn)數(shù)字脈沖壓縮的方法脈沖壓縮時兩個波形的互相匹配，在信號處理形式方面，理論上仍基于匹配濾波的概念?；谄ヅ錇V波的數(shù)字脈沖壓縮技術(shù)主要從時域和頻域來實現(xiàn)。在時域上實現(xiàn)即求承受信號與發(fā)射信號復共軛之間的卷

2、積，又稱時域相關(guān)法。時域相關(guān)法的缺點是運算量大，特別是當采樣頻率較高時，其運算量遠遠超過頻域匹配，脈沖壓縮部分將無法實現(xiàn)實時處理。通過綜合考慮，采用頻域匹配濾波方法實現(xiàn)數(shù)字脈壓。在頻域上進展匹配濾波，其根本原理是先用快速傅立葉變換FFT計算出數(shù)字回波信號的頻譜Sw，再將其與匹配濾波器的頻譜Hw相乘，最后進展快速傅利葉反變換IFFT得到脈沖壓縮結(jié)果。其過程由下式表示：yn=IFFTSw.Hw=IFFTFFTsn.FFThn 1 其系統(tǒng)原理框圖如圖1所示：圖1 頻域匹配濾波框圖2 ADSP21xxx系列芯片構(gòu)造和功能2.1 VisualDSP+的開發(fā)工具VisualDSP+是基于Windows的高

3、效的DSP軟件開發(fā)環(huán)境，它支持AD公司的開發(fā)DSP系列。VisualDSP+環(huán)境由一個集成開發(fā)環(huán)境IDE和一個調(diào)試器Debugger合稱為IDDEIntegrated Development and Debugging Environment組成。利用IDDE界面我們可以自如的使用SHARC的代碼開發(fā)工具，也可以在這個界面上對工程進展完全控制。2.2 多處理器系統(tǒng)開發(fā)3脈沖壓縮的軟件設(shè)計與實現(xiàn)根據(jù)設(shè)計要求，選定要實現(xiàn)的脈沖壓縮系統(tǒng)滿足以下指標和參數(shù)：根據(jù)技術(shù)指標，由奈奎斯特定理要求，采樣頻率不小于40MHz。采樣點數(shù)是由采樣頻率和信號時寬決定的，當系統(tǒng)參數(shù)為以上值時，采樣點數(shù)為512點N = 經(jīng)過對程序的優(yōu)化，完成全部工作C語言編程，采用DSP運行時間庫完成FFT運算所用的指令周期為147K，全過程需要1.47ms，系統(tǒng)效率得到了很大進步，初步完成了雷達信號的實時處理要求。程序在VisualDSP+環(huán)境中運行，其脈沖壓縮的輸出波形結(jié)果如圖2所示。4結(jié)論ADSP21160是當前較好支持多處理器并行處理的高性能DSP芯片，在以它為核心的并行處理機平臺上，通過程序設(shè)計，算法優(yōu)化，可以實現(xiàn)高速雷達信號的數(shù)字脈沖壓縮處理。參考文獻2 吳敏淵等.ADSP系列數(shù)字信號處理器原理.電子工業(yè)出版社，