電子技術(shù)基礎(chǔ)第五數(shù)字部分高教課后答案

1、11 數(shù)字電路與數(shù)字信號(hào)第一章 數(shù)字邏輯習(xí)題 圖形代表的二進(jìn)制數(shù)010110100MSBLSB 0 1 211 12（ms）解：因?yàn)閳D題所示為周期性數(shù)字波，所以兩個(gè)相鄰的上升沿之間持續(xù)的時(shí)間為周期，T=10ms 頻率為周期的倒數(shù)，f=1/T=1/0.01s=100HZ占空比為高電平脈沖寬度與周期的百分比，q=1ms/10ms*100%=10%1.2 數(shù)制4 將下列十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)，八進(jìn)制數(shù)和十六進(jìn)制數(shù)（要求轉(zhuǎn)換誤差不大于 2（2）127 （4）2.718解：（2）（127）D=27-1=（10000000）B-1=（1111111）B=（177）O=（7F）H（4）（2.718）D=(1

2、0.1011)B=(2.54)O=(2.B)H 1.4 二進(jìn)制代碼 將下列十進(jìn)制數(shù)轉(zhuǎn)換為 8421BCD 碼：（1）43 （3）254.25 解：（43）D=（01000011）BCD 試用十六進(jìn)制寫書下列字符繁榮 ASC碼的表示：P28 （1）+ （2） （3）you (4)43解：首先查出每個(gè)字符所對(duì)應(yīng)的二進(jìn)制表示的 ASC碼，然后將二進(jìn)制碼轉(zhuǎn)換為十六進(jìn)制數(shù)表示。（1）“+”的 ASC碼為 0101011，則（00101011）B=（2B）H （2）的 ASC碼為 1000000,(01000000)B=(40)H(3)you 的 ASC碼為本 1111001,1101111,111010

3、1,對(duì)應(yīng)的十六進(jìn)制數(shù)分別為79,6F,75 (4)43 的 ASC碼為 0110100,0110011,對(duì)應(yīng)的十六緊張數(shù)分別為 34,33 1.6 邏輯函數(shù)及其表示方法 解: (a)為與非， (b)為同或非，即異或 第二章 邏輯代數(shù) 習(xí)題解答 用真值表證明下列恒等式 (3) A B= AB + AB （AB）=AB+AB 解：真值表如下 A B A BABAB A BAB +AB 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 0 0 0 0 1 1 0 0 1 1 0 0 1 = A(1+ BC ) + ACD +CDE= A + ACD +CDE= A +CD+CDE= A +

4、CD + E 用代數(shù)法化簡(jiǎn)下列各式 (3) ABC B +C)= A B+ A B+(A + B)(A + B)1 = B + AB + AB= AB + B= A + B= AB(9) ABC D + ABD + BC D + ABCBD + BC解： ABC D + ABD + BC D + ABCBD + BC=+ +=B( A +C+ D)L = D( A +C)2(3) ( L = A + B)(C + D) 已知函數(shù) L（A，B，C，D）的卡諾圖如圖所示，試寫出函數(shù) L 的最簡(jiǎn)與或表達(dá)式 解： L( A, B, C, D) = BC D + BCD +BC D + ABD 用卡諾圖

5、化簡(jiǎn)下列個(gè)式 （1） ABCD + ABCD + AB + AD + ABC3 解： ABCD + ABCD + AB + AD + ABC= ABCD + ABCD + AB C +CD +D+ AD B + B C +C+ ABC D + D)()()()()(= ABCD + ABCD + ABC D + ABCD + ABC D + ABC D + ABC D（6） L( A, B, C, D) = m解： (0, 2, 4, 6, 9,13)+ d(1, 3, 5, 7,11,15)L = A +D （7） L( A, B, C, D) = m解: (0,13,14,15)+ d(1

6、, 2, 3, 9,10,11) L = AD + AC + AB4 已知邏輯函數(shù) L = AB + BC +CA ，試用真值表,卡諾圖和邏輯圖（限用非門和與非門）表示 解:1>由邏輯函數(shù)寫出真值表 A 0 0 0 0 1 1 1 1 2>由真值表畫出卡諾圖 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 L 0 1 1 1 1 1 1 0 3>由卡諾圖,得邏輯表達(dá)式 L = AB + BC + AC用摩根定理將與或化為與非表達(dá)式 L = AB + BC + AC = AB BC AC4>由已知函數(shù)的與非-與非表達(dá)式畫出邏輯圖 5 第三章習(xí)題3.

7、1 MOS 邏輯門電路 根據(jù)表題 3.1.1 所列的三種邏輯門電路的技術(shù)參數(shù)，試選擇一 種最合適工作在高噪聲環(huán)境下的門電路。表題3.1.1 邏輯門電路的技術(shù)參數(shù)表邏輯門 A 邏輯門 B 邏輯門 C VOH(min) / V2.4 3.5 4.2 VOL(max)/V 0.4 0.2 0.2 VIH (min) / V 2 2.5 3.2 VIL(max) /V 0.8 0.6 0.8 表題tpLH3.1./ 3 ns邏輯門電路的技術(shù)參數(shù)tpHL / ns 表 PD / mW邏輯門 A 1 1.2 16邏輯門 B邏輯門 C51061081解:延時(shí)-功耗積為傳輸延長(zhǎng)時(shí)間與功耗的乘積,即DP= tp

8、dPD根據(jù)上式可以計(jì)算出各邏輯門的延時(shí)-功耗分別為DPA = tPLH +tPHLPD = + ns(1 1.2)*16mw=17.6* 1012 J=17.6PJ -16802-16802同理得出: DPB =44PJ DPC =10PJ,邏輯門的 DP 值愈小,表明它的特性愈好,所以邏輯門 C 的性能最好. 為什么說(shuō)74HC 系列 CMOS 與非門在+5V電源工作時(shí),輸入端在以下四種接法下都屬于邏輯 0: (1)輸入端接地; (2)輸入端接低于 1.5V 的電源; (3)輸入端接同類與非門的輸出低電壓 0.1V; (4)輸入端接10k的電阻到地. 解:對(duì)于 74HC 系列 CMOS 門電路

9、來(lái)說(shuō),輸出和輸入低電平的標(biāo)準(zhǔn)電壓值為: VOL =0.1V, VIL =1.5V,因此有: (1) Vi =0< VIL =1.5V,屬于邏輯門 0 (2) Vi <1.5V=VIL ,屬于邏輯門 0 (3) Vi <0.1<VIL =1.5V,屬于邏輯門 0 3.1Vi <0.01V< IL 求圖題 3.1.7 所示電路的輸出邏輯表達(dá)式. 解:圖解 所示電路中 L1= AB ,L2= BC ,L3= D ,L4 實(shí)現(xiàn)與功能,即 L4=L1 L2 L3,而L= L4 E ,所以輸出邏輯表達(dá)式為 L= AB BC D E 圖題 3.1.9 表示三態(tài)門作總線傳輸

10、的示意圖，圖中 n 個(gè)三態(tài)門的輸出接到數(shù)據(jù)傳輸總線，D1，D2，Dn為數(shù)據(jù)輸入端，CS1，CS2CSn為片選信號(hào)輸入端.試問(wèn): (1) CS 信號(hào)如何進(jìn)行控制,以便數(shù)據(jù)D1,D2, Dn通過(guò)該總線進(jìn)行正常傳輸; (2)CS 信號(hào)能否有兩個(gè)或兩個(gè)以上同時(shí)有效?如果出現(xiàn)兩個(gè)或兩個(gè)以上有效,可能發(fā)生什么情況? (3)如果所有 CS 信號(hào)均無(wú)效,總線處在什么狀態(tài)? -724解: (1)根據(jù)圖解 可知,片選信號(hào) CS1，CS2CSn為高電平有效,當(dāng) CSi=1 時(shí)第 i 個(gè)三態(tài)門被選中,其輸入數(shù)據(jù) 被送到數(shù)據(jù)傳輸總線上,根據(jù)數(shù)據(jù)傳輸?shù)乃俣?分時(shí)地給 CS1，CS2CSn 端以正脈沖信號(hào),使其相應(yīng)的三態(tài)門

11、的輸出數(shù)據(jù)能分時(shí)地到達(dá)總線上. (2)CS 信號(hào)不能有兩個(gè)或兩個(gè)以上同時(shí)有效,否則兩個(gè)不同的信號(hào)將在總線上發(fā)生沖突,即總線不能同時(shí)既為 0 又為1. (3)如果所有 CS 信號(hào)均無(wú)效,總線處于高阻狀態(tài). 試分析 3.1.12 所示的 CMOS 電路，說(shuō)明它們的邏輯功能 （A）（C）（B）（D）解：對(duì)于圖題 （a）所示的 CMOS 電路，當(dāng) EN =0 時(shí)， TP 2 和 TN 2 均導(dǎo)通，TP1 和TN1構(gòu)成的反相器正常工作，L=A ，當(dāng) EN =1 時(shí)， 和 TN2 均截止，無(wú)論 A 為高電平還是TP21101高阻（a）00A01L01 11EN0011001101（b）A0101（c A0

12、101（d）高阻高阻L高阻高阻01L10高阻高阻將 處 于 截 止 狀 態(tài) ， 由 （ 1 ） 這 時(shí) 相 當(dāng) 于 輸 入 端 輸 入 高 電 平 。 設(shè)有一個(gè) 74LS04 反相器驅(qū)動(dòng)兩個(gè) 74ALS04 反相器和四個(gè) 74LS04 反相器。（ 1）問(wèn)驅(qū)動(dòng)門是否超載？（2）若超載，試提出一改進(jìn)方案；若未超載，問(wèn)還可增加幾個(gè) 74LS04門？解：（1）根據(jù)題意，74LS04 為驅(qū)動(dòng)門，同時(shí)它有時(shí)負(fù)載門，負(fù)載門中還有 74LS04。從主教材附錄A查出74LS04 和 74ALS04 的參數(shù)如下（不考慮符號(hào)）74LS04： IOL(max) =8mA, IOH (max) =0.4mA; IIH

13、(max) =0.02mA. 4 個(gè)74LS04 的輸入電流為：4IIL(max) =4 ×0.4mA=1.6mA, 4IIH (max) =4 ×0.02mA=0.08mA 2-382IIH (max) =2 ×0.02mA=0.04mA。 拉電流負(fù)載情況下如圖題解 （a）所示，74LS04 總的拉電流為兩部分，即 4 個(gè)74ALS04 的 高 電 平 輸 入 電 流 的 最 大 值 4 IIH (max) =0.08mA 電 流 之 和 為0.08mA+0.04mA=0.12mA.而 74LS04 能提供 0.4mA 的拉電流，并不超載。 灌電流負(fù)載情況如圖題

14、解 （b）所示，驅(qū)動(dòng)門的總灌電流為 1.6mA+0.2mA=1.8mA. 而 74LS04 能提供 8mA 的灌電流，也未超載。（2）從上面分析計(jì)算可知，74LS04 所驅(qū)動(dòng)的兩類負(fù)載無(wú)論書灌電流還是拉電流均未超圖題3.2.4 所示為集電極門74LS03 驅(qū)動(dòng) 5 個(gè) CMOS 邏輯門，已知 OC 門輸管 -1448截止時(shí)的漏電流=0.2mA；負(fù)載門的參數(shù)為：=4V,=1V,=1A 試計(jì)算上拉電阻的值。 從主教材附錄A查得74LS03 的參數(shù)為：VOH (min) =2.7V，VOL(max) =0.5V，IOL(max) =8mA.根據(jù)式（3.1.6）形式（3.1.7）可以計(jì)算出上拉電阻的值

15、。灌電流情況如圖題解 （a）所示，74LS03 輸 出 為 低 電 平 ，IIL(total)=5IIL =5 × 0.001mA=0.005mA, 有V VVRp(min) =-27DD OL(max)=(5 4)mA 0.56K ÙIOL IIL total-27(max) ( )(8 0.005)VDD VoH(min) (5 4)VRP (max) =mA=4.9K ÙI+ I(0.2 0.005) 設(shè)計(jì)一發(fā)光二極管(LED)驅(qū)動(dòng)電路,設(shè) LED 的參數(shù)為VF =2.5V, ID =4.5Ma;若VCC =5V,當(dāng)LED 發(fā)亮?xí)r,電路的輸出為低電平,選出集

16、成門電路的型號(hào),并畫出電路圖. 解:設(shè)驅(qū)動(dòng) 電路如圖題解 所示,選用 74LSO4 作為驅(qū)動(dòng)器件,它的輸出低電平電流IOL(max) =8mA, VOL(max) =0.5V,電路中的限流電阻 vR=V V V-27CC F OL(max)=(5 2.5 0.5) 444 -1667ID-16674.5mA 第四章 組合邏輯 習(xí)題解答412 組合邏輯電路及輸入波形（A.B）如圖題 所示，試寫出輸出端的邏輯表達(dá)式并畫出輸出波形。 解：由邏輯電路寫出邏輯表達(dá)式 L = AB + AB = A B首先將輸入波形分段，然后逐段畫出輸出波形。 當(dāng) A.B 信號(hào)相同時(shí)，輸出為 1，不同時(shí)，輸出為 0，得到

17、輸出波形。 如圖所示421 試用 2 輸入與非門設(shè)計(jì)一個(gè) 3 輸入的組合邏輯電路。當(dāng)輸入的二進(jìn)制碼小于 3 時(shí)，輸出為 0；輸入大于等于 3 時(shí)，輸出為 1。 解： 根據(jù)組合邏輯的設(shè)計(jì)過(guò)程，首先要確定輸入輸出變量，列出真值表。由卡諾圖化簡(jiǎn)得到最簡(jiǎn)與或式，然后根據(jù)要求對(duì)表達(dá)式進(jìn)行變換，畫出邏輯圖 1） 設(shè)入變量為 A.B.C 輸出變量為 L，根據(jù)題意列真值表 AB C L -15440 0 0 0 1 1 1 1 -15440 0 1 1 0 0 1 1 -15440 1 0 1 0 1 0 1 -15440 0 0 1 1 1 1 1 2） 由卡諾圖化簡(jiǎn)，經(jīng)過(guò)變換得到邏輯表達(dá)式 L = A +

18、 BC = A BC*3） 用 2 輸入與非門實(shí)現(xiàn)上述邏輯表達(dá)式 427 某足球評(píng)委會(huì)由一位教練和三位球迷組成，對(duì)裁判員的判罰進(jìn)行表決。當(dāng)滿足以下條件時(shí)表示同意；有三人或三人以上同意，或者有兩人同意，但其中一人是叫教練。試用2 輸入與非門設(shè)計(jì)該表決電路。 解： 1）設(shè)一位教練和三位球迷分別用 A 和 B.C.D 表示，并且這些輸入變量為 1 時(shí)表示同意，為 0 時(shí)表示不同意，輸出 L 表示表決結(jié)果。L 為 1 時(shí)表示同意判罰，為 0 時(shí)表示不同意。由此列出真值表 輸入 輸出 A 0 0 0 0 0 0 0 0 0 0 0 1 1 1 B 0 0 1 1 0 0 1 C0 1 0 1 0 1 0

19、 D 0 0 0 0 0 0 0 L -16120 1 1 1 1 1 1 1 1 -16121 0 0 0 0 1 1 1 1 -16121 0 0 1 1 0 0 1 1 -16121 0 1 0 1 0 1 0 1 -16121 0 1 1 1 1 1 1 1 2）由真值表畫卡諾圖 由卡諾圖化簡(jiǎn)得 L=AB+AC+AD+BCD 由于規(guī)定只能用 2 輸入與非門，將上式變換為兩變量的與非與非運(yùn)算式 L = AB AC AD BCD = AB AC AD B CD* * * * * *增加乘積項(xiàng)使 AC ，使 L = A* B + BC + AC ，修改后的電路如圖 試用 74HC147 設(shè)計(jì)

20、鍵盤編碼電路，十個(gè)按鍵分別對(duì)應(yīng)十進(jìn)制數(shù) 09，編碼器的輸出為 8421BCD 碼。要求按鍵 9 的優(yōu)先級(jí)別最高，并且有工作狀態(tài)標(biāo)志，以說(shuō)明沒(méi)有按鍵按下和按鍵 0 按下兩種情況。 解：真值表 電路圖 用譯碼器74HC138 和適當(dāng)?shù)倪壿嬮T實(shí)現(xiàn)函數(shù) F=.解：將函數(shù)式變換為最小項(xiàng)之和的形式F= 將輸入變量 A、B、C分別接入 、 、 端，并將使能端接有效電平。由于 74HC138是低電平有效輸出，所以將最小項(xiàng)變換為反函數(shù)的形式L =在譯碼器的輸出端加一個(gè)與非門，實(shí)現(xiàn)給定的組合函數(shù)。 七段顯示譯碼電路如圖題 4414（a）所示，對(duì)應(yīng)圖題 44，14（b）所示輸人波形，試確定顯示器顯示的字符序列解：當(dāng)

21、 LE=0 時(shí)，圖題 4，4。14（a）所示譯碼器能正常工作。所顯示的字符即為 A2A2A1A所表示的十進(jìn)制數(shù)，顯示的字符序列為 0、1、6 、9、4。當(dāng) LE 由 0 跳變 1 時(shí)，數(shù)字 4 被鎖存，所以持續(xù)顯示 4。 試用 4 選 1 數(shù)據(jù)選擇器 74HC153 產(chǎn)生邏輯函數(shù)LA B C( , , )= m(1, 2,6,7) . -1380解：74HC153 的功能表如教材中表解 所示。根據(jù)表達(dá)式列出真值表如下。將變量 A、B 分別接入地址選擇輸入端 、 ，變量 C 接入輸入端。從表中可以-874S1-874S0看出輸出 L 與變量 C 之間的關(guān)系，當(dāng) AB=00 時(shí)，LC，因此數(shù)據(jù)端

22、I0接 C；當(dāng) AB=01_時(shí)，L= ,C I1接C；當(dāng) AB 為 10 和 11 時(shí)，L 分別為 0 和 1，數(shù)據(jù)輸入端I2和I3分別接 0 和 1。由此可得邏輯函數(shù)產(chǎn)生器，如圖解 所示。 輸入 A B C L 0 0 0 0 輸出 0 0 1 1 L=C 0 1 0 1 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 1 _L =C0 1 應(yīng)用 74HC151 實(shí)現(xiàn)如下邏輯函數(shù)。 解：1. F = ABC + ABC + ABC = m4 + m5 + m1D1=D4=D5=1,其他=0 2. 4，426 試用數(shù)值比較器 74HC85 設(shè)計(jì)一個(gè) 8421BCD

23、碼有效性測(cè)試電路，當(dāng)輸人為 8421BCD 碼時(shí)，輸出為 1，否則為 0。 解：測(cè)試電路如圖題解 4426 所示，當(dāng)輸人的 08421BCD 碼小于 1010 時(shí)，F(xiàn)AB 輸出為 1，否則 0 為 0。 1 4431 由 4 位數(shù)加法器 74HC283 構(gòu)成的邏輯電路如圖題 4。431 所示，M 和N 為控制端，試分析該電路的功能。 解：分析圖題 44，31 所示電路，根據(jù) MN 的不同取值，確定加法器 74HC283的輸入端 B3B2B1B0 的值。當(dāng) MN00 時(shí)，加法器 74HC283 的輸人端 B3B2B1B0 -2320000，則加法器的輸出為 SI。當(dāng) MN01 時(shí)，輸入端 B3B

24、2B1B00010，加法器的 輸 出 S I 2 。 同 理 ， 可 分 析 其 他 情 況 ， 如 表 題 解 4 4 31 所 示 。該電路為可控制的加法電路。 第六章 習(xí)題答案 已知某時(shí)序電路的狀態(tài)表如表題 61，6 所示，輸人為 A，試畫出它的狀態(tài)圖。如果電路的初始狀態(tài)在 b，輸人信號(hào) A 依次是 0、1、0、1、1、1、1，試求其相應(yīng)的輸出。解：根據(jù)表題 6。16所示的狀態(tài)表，可直接畫出與其對(duì)應(yīng)的狀態(tài)圖，如圖題解 61。6（a）所示。當(dāng)從初態(tài) b 開(kāi)始，依次輸人 0、1、0、1、1、1、1信號(hào)時(shí)，該時(shí)序電路將按圖題解6，16（b）所示的順序改變狀態(tài)，因而其相應(yīng)的輸出為 1、0、1、0

25、、1、0、1。 試分析圖題 6。21（a）所示時(shí)序電路，畫出其狀態(tài)表和狀態(tài)圖。設(shè)電路的初始狀態(tài) -1544為 0，試畫出在圖題 621（b）所示波形作用下，Q和z的波形圖。 解：狀態(tài)方程和輸出方程： 分析圖題62。4所示電路，寫出它的激勵(lì)方程組、狀態(tài)方程組和輸出方程，畫出狀態(tài)表和狀態(tài)圖。 解：激勵(lì)方程狀態(tài)方程輸出方程 Z=AQ1Q0狀態(tài)方程 輸出方程 根據(jù)狀態(tài)方程組和輸出方程列出該電路的狀態(tài)表，如表題解 6，2，5所示，狀態(tài)圖如圖題解6。25所示。 -2326.3.1 用 JK 觸發(fā)器設(shè)計(jì)一個(gè)同步時(shí)序電路，狀態(tài)表如下 -1366解：所要設(shè)計(jì)的電路有4個(gè)狀態(tài)，需要用兩個(gè) JK 觸發(fā)器實(shí)現(xiàn)。（1）

26、列狀態(tài)轉(zhuǎn)換真值表和激勵(lì)表由表題 6。31所示的狀態(tài)表和 JK 觸發(fā)器的激勵(lì)表，可列出狀態(tài)轉(zhuǎn)換真值表和對(duì)各觸發(fā)器的激勵(lì)信號(hào)，如表題解 63。1所示。 （2）求激勵(lì)方程組和輸出方程由表題解 631 畫出各觸發(fā)器 J、K 端和電路輸出端 y 的卡諾圖，如圖題解 631（a）所示。從而，得到化簡(jiǎn)的激勵(lì)方程組輸出方程 Y=Q1Q0 Q1Q0A 由輸出方程和激勵(lì)方程話電路 試用下降沿出發(fā)的 D 觸發(fā)器設(shè)計(jì)一同步時(shí)序電路，狀態(tài)圖如 （a）, S0S1S2 的編碼如6.3.4（a）解：圖題 63。4（b）以卡諾圖方式表達(dá)出所要求的狀態(tài)編碼方案，即 S000，Si01，S210，S3為無(wú)效狀態(tài)。電路需要兩個(gè)下降

27、沿觸發(fā)的 D 觸發(fā)器實(shí)現(xiàn)，設(shè)兩個(gè)觸發(fā)器的輸出為 Q1、Q0，輸人信號(hào)為A，輸出信號(hào)為Y （1）由狀態(tài)圖可直接列出狀態(tài)轉(zhuǎn)換真值表，如表題解6。34所示。無(wú)效狀態(tài)的次態(tài)可用無(wú)關(guān)項(xiàng)×u34920X示。（2）畫出激勵(lì)信號(hào)和輸出信號(hào)的卡諾圖。根據(jù)D觸發(fā)器的特性方程，可由狀態(tài)轉(zhuǎn)換真值表直接畫出 2 個(gè)卡諾圖，如圖題解63。4（a）所示。 （3）由卡諾圖得激勵(lì)方程輸出方程 Y=AQ1（4）根據(jù)激勵(lì)方程組和輸出方程畫出邏輯電路圖，如圖題解634（b）所示。（5）檢查電路是否能自啟動(dòng)。由 D 觸發(fā)器的特性方程 QlD，可得圖題解63，4（b）所示電路的狀態(tài)方程組為代入無(wú)效狀態(tài) 11，可得次態(tài)為 00，

28、輸出 Y=1。如圖(c) 試畫出圖題1所示電路的輸出(Q3Q0)波形，分析電路的邏輯功能。解：74HC194 功能由 S1S0 控制00 保持， 01 右移 10 左移 11 并行輸入當(dāng)啟動(dòng)信號(hào)端輸人一低電平時(shí)，使 S1=1，這時(shí)有 S。Sl1，移位寄存器74HC194 執(zhí)行并行輸人功能，Q3Q2Q1Q0D3D2D1D01110。啟動(dòng)信號(hào)撤消后，由于 Q。0，經(jīng)兩級(jí)與非門后，使 S1=0，這時(shí)有 S1S001，寄存器開(kāi)始執(zhí)行右移操作。在移位過(guò)程中，因?yàn)?Q3Q2、Q1、Q0 中總有一個(gè)為 0，因而能夠維持 S1S0=01 狀態(tài)，使右移操作持續(xù)進(jìn)行下去。其移位情況如圖題解6，5，1所示。由圖題解

29、 65。1可知，該電路能按固定的時(shí)序輸出低電平脈沖，是一個(gè)四相時(shí)序脈沖產(chǎn)生電路。 -13666.5.6 試用上升沿觸發(fā)的D觸發(fā)器及門電路組成3位同步二進(jìn)制加 1 計(jì)數(shù)器；畫出邏輯圖解：3位二進(jìn)制計(jì)數(shù)器需要用 3 個(gè)觸發(fā)器。因是同步計(jì)數(shù)器，故各觸發(fā)器的 CP 端接同一時(shí)鐘脈沖源。（1）列出該計(jì)數(shù)器的狀態(tài)表和激勵(lì)表，如表題解 所示 (2) 用卡諾圖化簡(jiǎn)，得激勵(lì)方程（3）畫出電路 用 JK 觸發(fā)器設(shè)計(jì)一個(gè)同步六進(jìn)制加 1 計(jì)數(shù)器解：需要 3 個(gè)觸發(fā)器 （1）狀態(tài)表，激勵(lì)表（2）用卡諾圖化簡(jiǎn)得激勵(lì)方程（3）畫出電路圖 （4）檢查自啟動(dòng)能力。當(dāng)計(jì)數(shù)器進(jìn)入無(wú)效狀態(tài)110時(shí)，在 CP 脈沖作用下，電路的狀態(tài)

30、將按 110111000 變化，計(jì)數(shù)器能夠自啟動(dòng)。 試用 74HCT161 設(shè)計(jì)一個(gè)計(jì)數(shù)器，其計(jì)數(shù)狀態(tài)為自然二進(jìn)制數(shù) 10011111。解：由設(shè)計(jì)要求可知，74HCT161 在計(jì)數(shù)過(guò)程中要跳過(guò) 00001000 九個(gè)狀態(tài)而保留 10011111 七個(gè)狀態(tài)。因此，可用“反饋量數(shù)法”實(shí)現(xiàn)：令 74HCT161 的數(shù)據(jù)輸人端 D3D2D1D01001，并將進(jìn)位信號(hào) TC 經(jīng)反相器反相后加至并行置數(shù)使能端上。所設(shè)計(jì)的電路如圖題解6。515所示。161 為異步清零，同步置數(shù)。 試分析電路，說(shuō)明電路是幾進(jìn)制計(jì)數(shù)器解：兩片 74HCT161 級(jí)聯(lián)后，最多可能有 162256 個(gè)不同的狀態(tài)。而用“反饋置數(shù)法”構(gòu)成的圖題