經(jīng)典電子設計教程及電子電路設計分析

1、目錄1第1章軟件使用介紹61.1 Wave使用介紹6 仿真器介紹6 軟件安裝步驟7 軟件使用介紹8 開發(fā)流程281.2 Keil使用介紹311.2.1 Keil簡介32 開發(fā)流程321.2.3 調(diào)試與匯編371.3 AT89s52在系統(tǒng)調(diào)試的原理與實現(xiàn)40 Isd51簡介401.3.2 Isd51使用方法41 Isd51原理分析441.4 Quartus使用介紹44 Quartus基本設計流程451.4.2 設計輸入471.4.3 工程項目的建立491.4.4 項目管理50 設計輸入521.4.6 編譯55 仿真58 配置和下載58第2章 常用器件使用介紹612.1 集成運算放大器的使用61

2、運算放大器結構分析61 精密型集成運算放大器622.1.3 寬帶集成運算放大器632.1.4 通用集成運算放大器64 濾波器的實現(xiàn)65 小結662.2 AD620的使用及性能分析67 AD620介紹67 AD620應用682.3常用A/D轉換芯片682.3.1 A/D轉換器的選擇與使用69 A/D轉換芯片(1)ADC080972 A/D轉換芯片(2)AD574752.3.4 A/D轉換芯片(3)MAX197782.3.5 A/D轉換芯片(4)TLC551081 A/D轉換芯片(5)MAX114/MAX118842.4 常用D/A轉換芯片872.4.1 D/A轉換芯片(1)DAC0832/ DA

3、C080087 D/A轉換芯片(2)MX7228912.5 集成DDS芯片AD9851應用922.5.1 AD9851概述92 AD9851引腳說明93 AD9851特性介紹94 AD9851控制原理94 AD9851在信號源中的應用95 小結972.6 LCD(液晶顯示器)的應用97 字符型液晶顯示器97 點陣式液晶顯示器1032.7 傳感器111 常用傳感器介紹111 超聲傳感器及其應用115第3章 典型應用電路1203.1 限幅放大電路1203.2 運放參數(shù)測試電路1213.2.1 運放參數(shù)測量介紹122 輔助運放法通用測量電路設計1233.3鎖相技術原理與應用1253.3.1 鎖相環(huán)概

4、述1253.3.2 鎖相環(huán)應用舉例1263.3.3 集成鎖相環(huán)芯片介紹1273.4 峰值、有效值測量的模擬實現(xiàn)130 峰值檢波電路1303.4.2 真有效值檢波1313.5 AGC電路1323.5.1 場效應管和運放實現(xiàn)1323.5.2 單片機控制實現(xiàn)1333.5.3 可變增益放大器實現(xiàn)1333.6 功率放大電路1373.7 步進電機的驅動與控制1393.7.1 步進電機概述1403.7.2 步進電機的控制原理1403.7.3 步進電機的的控制1413.7.4 步進電機的的驅動電路1413.8 手寫板技術及其在單片機系統(tǒng)中的應用1433.8.1 手寫板工作原理1443.8.2 手寫板解碼144

5、3.8.3 手寫板與單片機的硬件連接1453.8.4 手寫板實現(xiàn)的軟件設計146 手寫板功能擴展147第4章 典型應用技術1494.1 頻率合成與DDS1494.1.1 信號產(chǎn)生方案與原理1494.1.2 DDS理論設計1504.1.3 DDS實現(xiàn)1514.2 等精度頻率計的實現(xiàn)152 頻率測量方案152 相關計數(shù)測頻法的實現(xiàn)153 寬帶高精度測頻的實現(xiàn)1534.3 相位測量技術1544.3.1 波形分析法155 相位電壓轉換法155 計數(shù)法1564.3.4 相位測量的實現(xiàn)1574.4 峰值、有效值測量的數(shù)字實現(xiàn)1584.4.1 數(shù)字法實現(xiàn)峰值測量原理1584.4.2 數(shù)字法實現(xiàn)有效值測量原理

6、1594.4.3 峰值/有效值測量小結1604.5 交流功率控制技術1614.5.1 調(diào)功法1614.5.2 調(diào)相法162第5章 算法簡介1645.1 數(shù)字PID 控制算法1645.1.1 PID控制系統(tǒng)簡介164 PID參數(shù)控制效果分析164 數(shù)字PID控制的實現(xiàn)165 PID算法的飽和特性1665.1.5 PID參數(shù)整定方法1675.2 大林算法1715.3 模糊控制算法173 模糊控制概述173 模糊控制原理173 模糊控制器設計1745.3.4 小結1755.4 運動控制算法1765.4.1 產(chǎn)生線段的整數(shù)Bresenham算法176 產(chǎn)生圓的整數(shù)Bresenham算法1785.5 其

7、它控制算法1815.6 壓縮算法182 無損壓縮182 有損壓縮1835.6.3 壓縮算法應用1855.7 軟件濾波1865.7.1 限幅濾波1875.7.2 中值濾波1875.8.3 算術平均濾波1875.7.4 遞推平均濾波1875.7.5 中值平均濾波188 限幅平均濾波188 一階滯后濾波1885.7.8 加權遞推平均濾波1885.7.9 消抖濾波189 限幅消抖濾波189第6章 系統(tǒng)設計1906.1 控制類系統(tǒng)設計1906.1.1 水溫控制系統(tǒng)1906.1.2 懸掛運動控制系統(tǒng)1956.1.3 電梯控制模型2016.2 儀器類系統(tǒng)設計2046.2.1 函數(shù)信號發(fā)生器205 簡易遠程心

8、電監(jiān)護系統(tǒng)210 低頻相位測量儀219 寬帶放大器2226.2.5 簡易數(shù)字頻譜分析儀230 集成運放參數(shù)測試儀238 簡易數(shù)字存儲示波器2496.3 其它類系統(tǒng)設計255 電話自動接聽系統(tǒng)256 簡易智能小車2606.3.3 單工無線呼叫系統(tǒng)268附錄A 常用抗干擾技術2931.數(shù)字系統(tǒng)與模擬系統(tǒng)2932.電源的干擾與抑制2943.接地技術2944.隔離技術與屏蔽線的使用2955.濾波技術2966.常用芯片的抗干擾措施2977.自激振蕩及其消除方法2988.PCB制版298附錄B 8051&CYCLONE EVM板使用說明3001. 概述3002. 8051&Cyclone EVM工作原理和

9、資源配置3013. 底層驅動和常用模塊示例304附錄C 部分程序示例3131.整數(shù)Bresenham算法繪制線段程序3132.整數(shù)Bresenham算法繪制圓程序3153.顯示程序320 TLC5510是美國德州儀器(TI)公司生產(chǎn)的8位半閃速結構(semi-flash architecture)模數(shù)轉換器，并采用CMOS工藝制造，大大減少了器件中比較器的數(shù)量。TLC5510可以提供最大20Msps的采樣率，廣泛用于高速數(shù)據(jù)轉換、數(shù)字TV、醫(yī)學圖像、視頻會議以及QAM解調(diào)器等方面。TLC5510工作電源為5V，功耗只有100mW(典型值)，內(nèi)含采樣和保持電路，從而大大簡化了外圍電路的設計。TL

10、C5510具有高阻抗方式的并行接口和內(nèi)部基準電阻，模擬輸入范圍為2V(0.6V2.6V)。1. TLC5510引腳說明TLC5510為24引腳的貼片封裝，如圖2-19所示，各個引腳功能如下：AGND：模擬信號地；ANGLOG IN：模擬信號輸入端；CLK：時鐘輸入端；DGND：數(shù)字信號地；D1D8：數(shù)據(jù)輸出端，D1為數(shù)據(jù)低位，D8為數(shù)據(jù)高位；OE：輸出使能端，OE為低電平時數(shù)據(jù)端有效，否則數(shù)據(jù)端為高阻狀態(tài)；VDDA：模擬電路工作電源；VDDD：數(shù)字電路工作電源；REFTS：內(nèi)部參考引出端之一，當使 圖2-19 TLC5510引腳圖用內(nèi)部電壓分壓器產(chǎn)生額定的2V基準電壓時，此端短路至REFT端；

11、REFBS：參考電壓引出端之四，當使用內(nèi)部電壓分壓器產(chǎn)生額定的2V基準電壓時，此端短路至REFB端。2. TLC5510內(nèi)部結構以及工作原理TLC5510的內(nèi)部結構如圖2-20所示，內(nèi)含時鐘發(fā)生器、內(nèi)部基準電壓分壓器、1套高4位采樣比較器、編碼器、鎖存器、2套低4位采樣比較器、編碼器和1個低4位鎖存器等電路。TLC5510的外部時鐘信號CLK通過其內(nèi)部的時鐘發(fā)生器可產(chǎn)生3路內(nèi)部時鐘，以驅動3組采樣比較器。輸出A/D信號的高4位由高4位編碼器直接提供，而低4位的采樣數(shù)據(jù)則由兩個低4位的編碼器交替提供。圖2-20 TLC5510內(nèi)部結構圖TLC5510的工作過程為：當?shù)谝粋€時鐘周期的下降沿到來時，

12、模擬輸入電壓將被采樣到高比較器和低比較器，高比較器在第二個時鐘周期的上升沿確定高位數(shù)據(jù)，同時，低基準電壓產(chǎn)生與高位數(shù)據(jù)相應的電壓。低比較器在第三個時鐘周期的上升沿的確定低位數(shù)據(jù)。高位數(shù)據(jù)和低位數(shù)據(jù)在第四個時鐘周期的上升沿進行組合。這樣，第N次采集的數(shù)據(jù)經(jīng)過2.5個時鐘周期的延遲之后，便可送到內(nèi)部數(shù)據(jù)總線上。3. TLC5510應用TLC5510的基本應用原理圖如圖2-21所示。該芯片的基準電源接法有多種，可以根據(jù)不同的場合需要選擇適當?shù)慕臃ǎ瑘D2-21所示的電路采用了一種普通的接法，利TLC5510過實驗，現(xiàn)總結如下：(1).為了減小數(shù)字系統(tǒng)和模擬系統(tǒng)的干擾，應該將數(shù)字和模擬電路盡量分離，并采

13、取一定的屏蔽措施；(2).TLC5510內(nèi)部的數(shù)字地和模擬地是分接的，所以要在片外連接。如果是制作PCB板，則要考慮留有適當模擬地平面和數(shù)字地平面；(3).模擬電源和模擬地，以及數(shù)字電源和數(shù)字地之間都要有去耦電容，使用0.1F和4.7F的電容并接，TLC5510有三個模擬電源引腳和兩個數(shù)字電源引腳，為了提高濾波效果，每個引腳都接上去耦電容。另外，部分引腳要用到磁珠或者電感進行隔離(如圖中的FB1FB3)；(4).布線時，要盡量避免數(shù)字部分和模擬部分的線路交叉，最好進行隔離。另外還要避免CLK引腳與數(shù)據(jù)輸出引腳的交叉，盡量避免輸入信號線與其他線隔離，最好進行屏蔽；(5).初次使用TLC5510時

14、，往往會遇到輸出的信號不穩(wěn)定、有抖動、毛刺較多。根據(jù)實際應用中的經(jīng)驗和分析可以知道，為了使輸出信號更加穩(wěn)定，就必須：使輸入信號穩(wěn)定、沒有毛刺；使基準源的電壓穩(wěn)定。所以，就要將輸入信號處理好，最好在輸入芯片時將輸入信號屏蔽。另外就是芯片的模擬電源要穩(wěn)定，因為該芯片的基準源是由模擬電源提供，所以穩(wěn)定的模擬電源才有可能獲得穩(wěn)定的基準源，這樣在比較器內(nèi)轉換的時候才會減小抖動和毛刺；(6).如果在芯片的CLK引腳接上一個1F左右的電容(最好是用標稱值為681和331的電容并接)，這樣可以讓輸出的數(shù)據(jù)更穩(wěn)定。但是由于接上了電容，電容的充放電會導致芯片的采樣率下降。如果要兼顧采樣率和數(shù)據(jù)穩(wěn)定性，應將時鐘信號

15、接到CLK引腳上，盡量的縮短兩者之間的連線，并且避免與其他線交叉。引腳圖以AT89S52單片機為運算核心，以FPGA,ACEX1K30為控制核心，通過FPGA來控制鍵盤的掃描，LCD的顯示，A/D的轉換以及呼叫和響應信號（表現(xiàn)為二極管的熄或滅）運用FPGA強大的可編程性極大程度的簡化了硬件連接的復雜性。而且驅動電動機的脈沖由FPGA提供，所需信號脈沖容易獲得而且穩(wěn)定，操作簡單。使用與電機配套的驅動塊，內(nèi)含分配器和功率放大器，電流可以調(diào)節(jié)。電路簡單容易控制，工作效率高。為了響應發(fā)揮部分的第一點要求，在加載0500g重物時，顯示分辨率為1g，而8位AD的分辨率是1/28, 小于題目所要求的1/50

16、0的分辨率，所以8位的AD是無法滿足要求的，必須采用10位或10位以上的AD，為了提供精確的數(shù)據(jù)，因此我們采用12位ADAD574，為了保持信號的穩(wěn)定性，可以加入取樣保持電路，可以用芯片LF398完成這樣的功能，由于一般信號的頻率并不高（重量不變化，就是恒定的電壓值），因此這樣做的目的只是為了擴展其他功能而用（當重量連續(xù)變化，如沙袋的漏沙，便可通過他來測量漏沙的流量。）。所以，我們選擇12位A/D轉換AD574A。 系統(tǒng)框圖如圖6-18所示由于我們采用的是步進電機驅動橋廂的方案，所以我們用對脈沖計數(shù)的方法來控制橋廂運行的距離，單片機本身有計數(shù)器，但考慮到驅動電機的脈沖是經(jīng)FPGA分頻后給出的，

17、單片機的P1、P2、P0等口都與FPGA相聯(lián)所以把計數(shù)器坐在FPGA內(nèi)部比較方便，降低了硬件的復雜程度，也提高了軟件的效率。(1) 軟件的功能時實現(xiàn)橋箱響應的方向和樓層，以及控制呼叫和響應的信號（表現(xiàn)位二極管的熄后滅），負載重量的顯示等功能。(2) 軟件的部分流程圖及其說明：軟件中任意種類的平層都是通過先移動一層后，改變標志位相應的標志位，在判斷標志位的大小來控制是否移動和下一步行進的方向。軟件中有兩個重要的子程序。一個為每平一層后的中斷服務程序，它的主要任務是判斷這一層要不要停；另一個為等待子程序，它的主要功能通過檢測到的樓層數(shù)和呼叫請求來判斷要不要啟動及啟動的方向。本程序除了完成了題目要求

18、的基本功能外，還有良好的用戶界面，同時還考慮較好的通用性，以方便調(diào)試階段的修改以及相應模塊在以后設計中的再次使用。 軟件流程圖如圖6-19 (1) 本系統(tǒng)完成了題目的基本要求，實現(xiàn)了橋廂的準確移動和準確平層等功能，能自動記錄、顯示橋廂模型當前到達的樓層編號，加載400g時從5層到1層和從1層到5層所用時間均小于12秒，往返時間差不大于1秒，并記錄顯示每一層的運行時間。 (2) 本系統(tǒng)完成了題目發(fā)揮部分的要求，能加載0500g的重物，顯示并存儲該物體的重量，顯示分辨率達到1g,誤差基本小于3。同時橋廂的額定負荷可預置，當加載物體超過預置值時，將在LCD上發(fā)出警報信號，還能提示當前的額定負載設置量

19、；增設了模擬橋廂內(nèi)表示乘客欲到達層數(shù)的按鈕，橋廂模型將按照電梯模型運行規(guī)則作相應的運動。 (3) 本系統(tǒng)還在題目要求基礎上擴展了一些功能，比如，能預置開始時電梯所在的樓層，這樣，電梯能從15層中的任意一樓啟動，并按規(guī)則運行。開始系統(tǒng)初始化顯示開機信息設置最大重量設置初始樓層Wait-flag=1等待程序移動一層 數(shù)據(jù)存儲充分利用FPGA的邏輯陣列和嵌入式陣列，將雙口RAM寫入到FPGA內(nèi)部，這樣可以免除外接RAM，既可以減少硬件電路的復雜，又可以提高簡易數(shù)字示波器的可靠性。(4) POSITION的調(diào)節(jié)a.行掃描調(diào)節(jié) 通過對FPGA中雙口RAM（1k）讀出數(shù)據(jù)的起始地址的偏移控制來控制波形的左

20、右移動。其具體方法是：將滑動變阻器R上的電平通過模數(shù)轉換器化為數(shù)字信號傳給FPGA，通過與初始電平數(shù)字信號（顯示位置復位時對滑動變阻器R上的電平的采樣值）的比較來決定起始地址ADR0偏移值。利用FPGA強大的數(shù)字處理功能，直接對雙口RAM的數(shù)據(jù)進行處理。譬如向上平移，可將波形的所有數(shù)據(jù)都加上一個偏移值。然后送到DAC0800，直接將輸出的模擬信號加在y軸上。而偏移值的大小也是通過采樣滑動變阻器R上的電平，通過模數(shù)轉換器化為數(shù)字信號傳給FPGA，與初始電平數(shù)字信號（開機是對滑動變阻器R上的電平的采樣值）的比較來決定的。由于MAX197有8個通道，可以有它來對A、B上下偏移電平及兩路的左右偏移電平

21、進行采樣。同時在顯示雙通道波形時，A和B各占據(jù)上下半屏幕，故只須將各路數(shù)據(jù)加或減64即可。(5) 頻率測量在預定的閘門時間T0內(nèi)，分別用計數(shù)器1和計數(shù)器2同時對被測信號fx和基準信號f0進行計數(shù)，設所得值為Nx和N0，則被測信號的頻率為：fx（Nx/N0）*f0；在測量中，閘門的開啟和關閉都由被測信號的上升沿（或下降沿）來控制，因而與Nx的計數(shù)保持同步，因而Nx不存在誤差，但是對于基準信號f0來說，閘門的開啟和閉合仍然是隨機的，因而N0存在1的誤差，測頻的最大相對誤差為：fx/fx(N0/N0/f0/f0) 。由上式看出，測頻精度與被測信號頻率沒有關系，只要N0和f0足夠大，系統(tǒng)可以滿足很高的

22、精度要求。因此，參考計數(shù)器的最高計數(shù)頻率的限制，選取合適的基準信號頻率和恰當?shù)拈l門開啟時間，便可以在0.1Hz16MHz的范圍內(nèi)使測頻精度不變，即等精度測量。 (6) 系統(tǒng)架構 系統(tǒng)框圖如圖6-75所示A、B通道的模擬信號通過信號調(diào)理模塊（包括程控放大，觸發(fā)電路），將模擬信號調(diào)理到TLC5510所需的電壓范圍0-2v。然后通過TLC5510對信號進性采樣。實驗證明，以恒定的采樣率20MHz輸出的數(shù)據(jù)較為理想，于是在FPGA內(nèi)部增加波形存儲控制模塊，變采樣為抽樣存儲，抽樣頻率由可分頻模塊控制。將抽樣的通道A、B的數(shù)據(jù)分別存儲到雙口RAM(A1)和雙口RAM(B1)中,其中RAM(A2)和RAM(

23、B2)分別為雙口RAM(A1)和雙口RAM(B1)的映射,專門為單片機處理和分析數(shù)據(jù)所用。將數(shù)據(jù)送入行列掃描電路（2片DAC0800）前經(jīng)過了波形顯示控制模塊，它的作用是對RAM的數(shù)據(jù)及讀入起始地址的進行處理。配合從MAX197采樣的positonA、positonB及主時基的電位器上的電平采樣值，來對RAM的數(shù)據(jù)和對RAM的數(shù)據(jù)起始地址進行加減。從而實現(xiàn)波形在模擬示波器上的上下平移和左右平移。同時FPGA也讀入通道A、B的觸發(fā)電平，控制存儲時機和用它來測量周期信號的頻率。再者，鍵盤的掃描和顯示的驅動都是由FPGA完成的。圖6-75 系統(tǒng)框圖 表6-1掃描S1s2s5s10s20s50s100

24、s200s500s1ms2ms5ms10ms20ms50ms100ms200ms采樣率fs20MHZ10M Hz4M Hz2M Hz1M Hz400K Hz200K Hz100K Hz40K Hz20K Hz10K Hz4K Hz2K Hz1K Hz400 Hz200 Hz100 Hz表6-2垂直靈敏度（mv/div）10205010020050010002000放大倍數(shù)2512.552.51.250.50.250.125(1) 波形顯示控制模塊該模塊根據(jù)當前的通道模式將A通道、B通道或AB雙蹤的波形數(shù)據(jù)送到列掃描DAC顯示，同時生成相應速率的階梯波數(shù)據(jù)送到行掃描DAC顯示；在一次顯示之前控制

25、12位AD轉換器MAX197，對控制A、B通道垂直位置移動及左右平移的電位器電壓采樣，根據(jù)當前位置電壓與啟動位置復位時的電壓比較，根據(jù)垂直平移電壓差值對波形數(shù)據(jù)加減實現(xiàn)垂直位置移動；根據(jù)左右平移的電壓值對在波形數(shù)據(jù)存儲RAM中的波形顯示區(qū)首地址重定位，實現(xiàn)波形的左右平移。雙蹤顯示時還對波形數(shù)據(jù)進行相應加減，使兩個通道的初始波形分別顯示在模擬示波器的上下半屏。其模塊示意圖如圖6-76所示：圖6-76 波形顯示控制面模塊圖(2) 程控放大電路采用模擬開關AD7501,寬帶運放AD844,配合精密電位器實現(xiàn)從10mv/div到2v/div的多擋垂直分辨率.P2口的3條數(shù)據(jù)線(CH1,CH2共需要6條

26、地址線)控制模擬開關選通不同的接入電阻,從而實現(xiàn)不同的放大倍數(shù),是信號調(diào)理在滿足ADC的0-2v的范圍內(nèi),具體的電路如圖6-77:圖6-77 程控放大電路(3) 觸發(fā)信號產(chǎn)生電路邊沿觸發(fā)信號產(chǎn)生電路的核心是比較電路。比較器采用LM311，該芯片可以處理1M左右的輸入信號。如圖6-78所示，施密特觸發(fā)器為了將比較器出來的方波整形得更加完美（減少毛刺）圖6-78 觸發(fā)信號產(chǎn)生電路(1)設計并制作一個主站，傳送一路語音信號，其發(fā)射頻率在30MHz40MHz之間自行選擇，發(fā)射峰值功率不大于20mW(50W假負載電阻上測定)，射頻信號帶寬及調(diào)制方式自定，主站傳送信號的輸入采用話筒和線路輸入兩種方式；(2

27、) 設計8個從站，構成一點對多點的單工無線呼叫系統(tǒng)。要求從站號碼可任意改變，主站具有撥號選呼和群呼功能； (3) 當傳送信號為300Hz3400Hz的正弦波時，去掉收、發(fā)天線，用一個功率衰減20dB左右的衰減器連接主、從站天線端子，通過示波器觀察從站耳機兩端的接收波形，波形應無明顯失真；(4) 主、從站室內(nèi)通信距離不小于5米，題目中的通信距離是指主、從站兩設備(含天線)間的最近距離；(5) 主、從站收發(fā)天線采用拉桿天線或導線，長度小于等于1米。(6)增加英文短信的數(shù)據(jù)傳輸業(yè)務，實現(xiàn)主站英文短信的輸入發(fā)送和從站英文短信的接收顯示功能；(1).調(diào)制體制的選擇采用調(diào)幅體制。一般調(diào)幅發(fā)射機的組成框圖如

28、圖6-93所示，其工作原理是：載波振蕩器產(chǎn)生標準的載波信號，一路是線路輸入和話筒輸入的語音信號經(jīng)語音放大后在AM調(diào)制器中進行幅度調(diào)制；另一路是呼叫信號或英文短信進入基帶信號放大與整形電路后與載波信號進行幅度調(diào)制；調(diào)制后，功放級將調(diào)制后的信號的功率放大到所需發(fā)射的功率，再經(jīng)天線發(fā)射出去。 圖6-93 調(diào)幅發(fā)射組成框圖采用調(diào)頻體制。它由三部分組成，即頻率合成器、音頻處理器和FM波的緩沖放大器。頻率合成器的作用是產(chǎn)生一個振蕩頻率穩(wěn)定度極高的FM信號，它是調(diào)制器的核心部件；音頻處理器的作用是將各種各樣的音頻信號經(jīng)過處理后，變成輸出阻抗和電平基本一樣的信號，再將這些信號加至壓控振蕩器的變?nèi)荻O管上；射頻

29、緩沖放大器起緩沖、放大、匹配和濾波的作用。本系統(tǒng)可以采取調(diào)幅體制或調(diào)頻體制。調(diào)頻系統(tǒng)與調(diào)幅系統(tǒng)相比，具有較強的抗干擾能力。故本系統(tǒng)采用調(diào)頻體制，數(shù)據(jù)收發(fā)也采用2FSK方案。(2). 載波信號產(chǎn)生電路采用LC振蕩電路。比如西勒振蕩電路，具體電路圖如圖6-94所示。該電路較易起振，輸出振蕩頻率和振幅也較為穩(wěn)定，波形好，調(diào)諧范圍也比較寬。電路的振蕩頻率為，式中。但其調(diào)試比較復雜。圖6-94 西勒振蕩電路采用晶體振蕩器產(chǎn)生基準頻率，再用選頻網(wǎng)絡加放大器選出它的諧波實現(xiàn)倍頻。該方案穩(wěn)定度較高，但存在35MHz的1/N頻率的晶體諧振器難以獲得、N太大和選頻網(wǎng)絡調(diào)節(jié)較為麻煩等缺點。具體方框圖如圖6-95所示

30、。圖6-95 晶振電路產(chǎn)生載波方框圖 PLL頻率合成。用MC145152和VCO電路進行頻率合成，采用閉環(huán)控制。故存在反饋，能得到精度和穩(wěn)定度很高的頻率信號，本題目要求發(fā)射頻率在30MHz40MHz之間，選定35MHz作為載波信號。原理框圖如圖6-96所示。圖6-96 頻率合成原理框圖載波信號發(fā)生器是主機發(fā)射部分的重要組成部分，應能產(chǎn)生等幅高頻正弦信號，其振蕩頻率應十分穩(wěn)定。方案和方案的電路比方案的電路簡單，但是其短期頻率穩(wěn)定度均只能達到10-210-3；而采用頻率合成法產(chǎn)生的高頻振蕩信號的頻率穩(wěn)定度接近晶振的頻率穩(wěn)定度，可達10-510-6；且失真度很小。故本設計采用方案。(3).接收模塊的

31、設計方案論證與選擇FM專業(yè)收音電路常采用大規(guī)模集成IC CXA1019、CXA1238等大規(guī)模集成芯片來實現(xiàn)。采用CXA1019作為接收機電路的核心IC。CXA1019是日本索尼公司研制的單片大規(guī)模接收機電路，它包含了AM/FM收音機從天線輸入、高頻放大、混頻、本振到中頻放大、檢波直至低頻（音頻）功率放大的所有功能。除此之外，還具有調(diào)諧指示，電子音量控制等一些輔助功能。采用CXA1238作為接收機電路的核心IC。CXA1238是索尼公司在20世紀80年代后期正式推出的集調(diào)幅、調(diào)頻、鎖相環(huán)、立體聲解碼等電路為一體的AM/FM立體聲收音集成電路。它的電源電壓適應范圍寬：210V范圍內(nèi)電路均能正常工

32、作，且具有立體聲和調(diào)諧指示LED驅動電路以及FM靜噪功能等。上述兩種方案實現(xiàn)的功能基本相同，但CXA1238具有耗電小、調(diào)整簡單等優(yōu)點；且它的寬電壓適應范圍和立體聲指示及靜噪功能也是CXA1019所力所不能及的。故選用方案。因CXA1238內(nèi)部帶解調(diào)電路，可以對語音及數(shù)據(jù)調(diào)制后的信號進行解調(diào)。(4).數(shù)據(jù)傳輸?shù)脑O計方案論證與選擇單工無線呼叫系統(tǒng)要求一點對多點傳送，且主站具有撥號和群呼功能，同時增加英文短信的數(shù)據(jù)傳輸業(yè)務；從主站輸入的英文短信經(jīng)轉換后形成連串的數(shù)字信號，這就需要把這數(shù)字信號調(diào)制發(fā)射出去，并且在接收端應把調(diào)制信號解調(diào)并加以識別顯示出來；發(fā)射部分預置從站號碼發(fā)送或群發(fā)，接收部分則只有

33、相應的臺號接收。采用二進制振幅鍵控（ASK）調(diào)制與解調(diào)法。ASK有乘法器實現(xiàn)法和鍵控法兩種實現(xiàn)方法，乘法器實現(xiàn)法的原理方框圖如圖所示，其數(shù)字信號與載頻為fc的余弦信號進行混頻得到調(diào)制信號；振幅鍵控信號解調(diào)有兩種方法，即同步解調(diào)法和包絡解調(diào)法，同步解調(diào)方框原理如圖6-97所示。圖中uASK(t)信號經(jīng)過帶通濾波器抑制來自信道的帶外干擾，相乘器進行頻譜反相搬移，以恢復基帶信號。低通濾波器用來抑制相乘器產(chǎn)生的高次諧波干擾，解調(diào)的相干載波用2cos2fct。圖1.2.6 ASK調(diào)制器框圖圖6-97 ASK同步解調(diào)方框圖采用微控制器和PT2262/2272組成的編碼/解碼電路。PT2262/2272是一

34、對CMOS工藝制造的低功耗低價位帶地址、數(shù)據(jù)編碼/解碼功能，是目前在無線通訊電路中作地址編碼識別和數(shù)據(jù)傳輸最常用的芯片之一。PT2262/2272發(fā)射接收電路原理框圖分別如圖6-98和圖6-99所示。在發(fā)射端，微控制器對PT2262的地址位進行預置（即設定臺號的代碼），同時輸入短信內(nèi)容，通過微控制器進行短信編碼后產(chǎn)生相應的數(shù)據(jù)去預置PT2262的數(shù)據(jù)位后，再調(diào)制發(fā)射出去；接收端，把接收到的信號進行解調(diào)放大后，送至PT2272，解碼后在數(shù)據(jù)位產(chǎn)生對應的數(shù)據(jù)，通過微控制器進行短信解碼后在液晶上顯示所發(fā)送的短信內(nèi)容。圖6-98 采用PT2262編碼電路的發(fā)射原理框圖圖6-99 采用2272解碼電路的

35、接收原理框圖上述兩種方案都可以發(fā)送并且接收數(shù)字信號，但它們的原理不同，方案是采用數(shù)字調(diào)制，而本設計發(fā)射部分的主體是頻率合成技術，數(shù)字調(diào)制則無法把數(shù)字信號調(diào)制發(fā)射出去；方案采用常用的PT2262/2272編碼/解碼電路，可靠性高，且與系統(tǒng)兼容；綜上所述，本設計采用方案。(5).自動控制模塊的設計方案論證與選擇單工無線呼叫系統(tǒng)的自動控制部分直接關系到系統(tǒng) “智能化”與“自動化”的實現(xiàn)，其控制方案的擬定，考慮了以下兩個方面。發(fā)射和接收的控制方框圖分別如圖6-100和圖6-101所示。圖6-100 發(fā)射部分控制方框圖圖6-101 接收部分控制方框圖采用FPGA（現(xiàn)場可編程邏輯門陣列）作為系統(tǒng)的控制核心

36、。由于FPGA具有強大的資源，使用方便靈活，易于進行功能擴展，特別是結合了EDA，可以達到很高的效率。系統(tǒng)的多個部件如頻率測量電路，鍵盤控制電路，顯示控制等都可以集成到一塊芯片上，大大減小了系統(tǒng)的體積，并且提高了系統(tǒng)的穩(wěn)定性?；趩纹瑱C技術的控制方案。相對于FPGA的并行處理方式，單片機是通過對程序語句的順序執(zhí)行來建立與外部設備的通信和完成其內(nèi)部運算處理，從而實現(xiàn)對信號的采集、處理和輸出控制。它最主要的特點是其串行處理特性。上述兩種控制方式除了在處理方式和處理能力(速度)上的差異外，在實現(xiàn)的效果以及復雜程度等方面也有顯著的區(qū)別。FPGA將器件功能在一塊芯片上，相對于單片機外圍電路較少，集成度高

37、。而單片機技術比較成熟，開發(fā)過程中可以利用的資源和工具豐富、價格便宜、成本低。鑒于本設計中，僅單片機的資源已經(jīng)能滿足設計的需求，而FPGA的高速處理的優(yōu)勢在這里卻得不到充分體現(xiàn)；因此本設計的控制方案模塊擬選用上述基于單片機技術的方案。單片機采用Atmel公司生產(chǎn)的AT89S51，實現(xiàn)對收發(fā)模塊的控制。(6).關于盡量增加傳輸距離的分析傳輸距離是單工無線呼叫系統(tǒng)的綜合性能指標。根據(jù)單工無線傳輸距離 式中，Pt為發(fā)射機天線端輻射的有效功率，Smin為接收機的最小檢測功率，Gt、Gr分別為發(fā)射機天線和接收機天線的增益，K值在發(fā)射頻率確定的情況下基本是一個常量。要增大傳輸距離Rmax應從如下幾個方面考

38、慮： 在發(fā)射機接50假負載，其功率不大于20mW的情況下，盡量提高發(fā)射機天線輻射的有效功率Pt。當f=35MHz時，=8.5657m，當拉桿天線長1m，直徑3mm時，通過MATLAB仿真計算可得，拉桿天線的等效阻抗Zr為由此可見，發(fā)射機輸出端阻抗與天線嚴重失配。為使天線輻射功率最大，如圖6-102所示必須在天線端口接一個電感L，使L與CL形成串聯(lián)諧振，抵消CL的作用。同時使發(fā)射機輸出阻抗Ri=50與RL匹配，中間必須接一個降阻網(wǎng)絡。圖6-102 發(fā)射部分阻抗匹配示意圖 提高接收機靈敏度。由公式可知，提高接收機靈敏度（即降低接收機的Smin）與提高發(fā)射機天線輻射功率Pt對增加傳輸距離是同等重要的

39、。故接收機采用超外差體制，并且對接收機要調(diào)準，使接收機靈敏度最高。 在接收機輸入端和拉桿天線之間必須加裝升阻網(wǎng)絡。一方面使天線阻抗與接收機輸入阻抗匹配，同時加裝一個電感，使之與天線等效電容形成串聯(lián)諧振，接收機高放電路采用低阻抗輸入的共基電路。本設計采用的CXA1238S芯片內(nèi)部已集成了該電路。如果在天線輸入端再加一級低噪聲天線放大器，會提高接收機的靈敏度從而增加作用距離。 因本設計收發(fā)天線均采用拉桿天線或導線，其長度1m。為提高收發(fā)天線的增益，應使拉桿天線的長度等于1m或略小于1m。并且要注意收發(fā)信號時，使收發(fā)天線的極化一致，且方向調(diào)在最合適的位置。 當頻率為35MHz時，波長為8.6m，其傳

40、輸特性按直線傳輸，如果中間有障礙物則會產(chǎn)生反射和折射現(xiàn)象，對傳輸距離有很大的影響。所以測試應在空曠地方，中間不能有障礙物或屏蔽物。 根據(jù)電波傳輸理論，如圖6-103所示。在距離為(2n-1)/4時，會出現(xiàn)波谷，收聽效果最差；在距離為n/2時，會出現(xiàn)波峰，收聽效果最好。其中n為自然數(shù)。 圖6-103 電波傳輸理論示意圖(7).關于盡量減小系統(tǒng)輸出信號失真度的分析輸出信號失真度也是單工無線呼叫系統(tǒng)的重要指標。該指標的優(yōu)劣取決于接收和發(fā)射兩個分機。對可能產(chǎn)生波形失真的原因要分析清楚，從而采取有效措施，才能保證系統(tǒng)輸出波形無明顯失真。從發(fā)射機方面考慮，應該注意以下幾個方面： 音頻放大部分。音頻輸入來自

41、兩個方面，一是話筒，其輸入阻抗為高阻（10K）或低阻（600），電平較低，一般要加低頻放大電路。二是線路輸入，阻抗為600，輸入電平為0dBmW（即0.775V），一般不需要放大。對于需要進行放大的低頻信號，其放大器應工作在放大器件的線性段，且負反饋深度要大，確保音頻信號經(jīng)過音頻放大器后不產(chǎn)生失真。應采用低噪聲放大器，有利于提高整機的信雜比，也有利于改善輸出波形失真這項指標。 調(diào)制器部分。由上述分析可知，收發(fā)系統(tǒng)均采用調(diào)頻（FM）體制，要求調(diào)頻波的瞬時頻率與輸入信號（即調(diào)制信號）u(t)或線性關系即 而調(diào)制器采用的VCO電路，以變?nèi)荻O管做調(diào)諧元件。其變?nèi)荻O管結電容，式中r為電容變化指數(shù)。若

42、變?nèi)荻O管作為振蕩回路的總電容時，則瞬時角頻率(x)為 為使角頻率(x)與調(diào)制信號u(t)成線性關系，必須選取r=2的變?nèi)荻O管。 若變?nèi)荻O管部分接入振蕩回路時，應取電容變化指數(shù)r=1。 根據(jù)單元電路設計，本方案采用變?nèi)荻O管作為振蕩回路的總電路設計，故取r=2，且變?nèi)荻O管靜態(tài)反偏電壓取在合適位置，從而保障失真度最小。 從接收機方面考慮，應該注意以下幾點： 鑒頻/鑒相器部分。如圖6-104所示，鑒頻/鑒相器鑒頻特性應取其線性部分，線性度要好，且靜態(tài)工作點應選擇在圖形的中點，最大頻偏。廣電總局標準fmax為75KHz。實際工作時應使小于75KHz，這樣鑒頻/鑒相器引起的波形失真才會最小。圖6

43、-104 鑒頻/鑒相器鑒頻特性 音頻低放與功率放大器部分從鑒頻/鑒相器出來的音頻信號是很弱的，需要經(jīng)過低頻小信號放大和低頻功率放大。這里需注意的是鑒頻/鑒相器到低頻小信號放大級之間應防止干擾信號串入，如輸入線較長應采用屏蔽線。低放與功放應采用線性放大電路，以確保輸出波形失真小。從系統(tǒng)方面考慮：收發(fā)系統(tǒng)要調(diào)整正常，兩者的頻率要對準，直流穩(wěn)壓電源紋波要小，還要防止外部干擾（特別是市電干擾）串入系統(tǒng)。故發(fā)射機音頻放大級最好能屏蔽。系統(tǒng)主要分為發(fā)射和接收兩大模塊，經(jīng)過方案比較與論證，發(fā)射和接收部分的組成框圖分別如圖6-105和圖6-106所示。其中發(fā)射部分的集成電路MC1648、MC145152、MC

44、12022、低通濾波器和晶振構成鎖相環(huán)頻率合成器、音頻處理器、數(shù)據(jù)編碼器、單片機進行數(shù)據(jù)處理、按鍵處理、LCD驅動。接收部分由收音模塊、音頻輸出模塊、數(shù)據(jù)接收模塊以及控制模塊四大部分組成，單片機起控制作用。由于電路中既有數(shù)字電路又有高頻電路，需將高頻地和數(shù)字地分開以及高頻電路用金屬屏蔽隔離，以減小交叉調(diào)制等干擾。圖6-105 發(fā)射部分組成框圖 圖6-106 接收部分組成框圖(1).單元硬件電路設計 發(fā)射部分電路的設計a .壓控振蕩器的設計壓控振蕩器主要由壓控振蕩器芯片MC1648、變?nèi)荻O管V149以及LC諧振回路構成。MC1648需要外接一個由電感和電容組成的并聯(lián)諧振回路。為達到最佳工作性能

45、，在工作頻率時要求并聯(lián)諧振回路的QL100。電源采用+5V的電壓，一對串聯(lián)變?nèi)荻O管背靠背與該諧振回路相連，調(diào)整加在變?nèi)荻O管上的電壓大小，使振蕩器的輸出頻率穩(wěn)定在35MHz。圖6-107為壓控振蕩器電路圖。圖6-108為MC1648的內(nèi)部電路圖。圖6-107 壓控振蕩器電路圖圖6-108 MC1648內(nèi)部電路圖壓控振蕩電路由芯片內(nèi)部的VT8、VT5、VT4、VT1、VT7和VT6，10腳和12腳外接LC諧振回路（含V149）組成正反饋（反相720）的正弦振蕩電路。其振蕩頻率由式2.1.1計算。 其中 ， 即VCO的芯片管腳3為緩沖輸出，一路供前置分頻器MC12022，一路供放大后輸出。該芯片

46、的5腳是自動增益控制電路（AGC）的反饋端。將功率放大器輸出的電壓Vout1通過一反饋電路接到該腳，可以在輸出頻率不同的情況下自動調(diào)整輸出電壓的幅值并使其穩(wěn)定，由于本設計的頻率固定在35MHz，且其反饋幅度不大，因此5腳直接接地。VCO產(chǎn)生的振蕩頻率范圍和變?nèi)荻O管的壓容特性有關。CVD的大小受所加偏置電壓U控制，它們之間的關系可由圖所示電路測出。方法為：從掃頻儀輸入0300MHz的掃頻信號，同時用掃頻儀檢測該電路的諧振頻率。調(diào)節(jié)電位器Rp3使變?nèi)荻O管的偏壓以0.5V為間隔從1V10V變化，從掃頻儀觀測電路的諧振點頻率并記錄下來。由于Cj是全部接入諧振回路，為減少波形非線性失真，取變?nèi)荻O管

47、電容變化指數(shù)r=2。利用Matlab計算出頻率與容量的關系，進而得到偏置電壓與容量關系曲線，如圖6-110所示。Rp3圖6-109 變?nèi)荻O管特性測定電路圖6-110 變?nèi)荻O管特性曲線從CVD/U曲線上易見，偏置電壓取值3.5V7.5V時，CVD的變化近似線性，從25 pF18 pF。又fc為35MHz，根據(jù)式2.1.1，有：取CVD=20pF，fc=35MHz，得L=1.04H。因此，取L=1.04H可滿足要求。b. 鎖相環(huán)電路設計壓控振蕩器的輸出頻率受自身參數(shù)、控制電壓的穩(wěn)定性、溫度、外界電磁干擾等因素的影響，往往是不穩(wěn)定的。因此可以加入自動相位控制環(huán)節(jié)，即鎖相環(huán)，來穩(wěn)定發(fā)射頻率。發(fā)射頻率經(jīng)反饋，與晶振產(chǎn)生的標準信號做比較，在鎖相環(huán)的跟蹤下，發(fā)射頻率始終向標準信號逼近，最終被鎖定在標準頻率上，達到與參考晶振同樣的穩(wěn)定度。鎖相環(huán)電路MC145152是大規(guī)模集成鎖相環(huán)，集鑒相器、可編程分頻器、參考分頻器于一體，分頻器的分頻系數(shù)可由并行輸入的數(shù)據(jù)控制，其內(nèi)部框圖如圖6-111所示。圖6-111 MC145152內(nèi)部框圖1. 參考分頻參考晶振從OSCin、