VHDL 中Loop 動(dòng)態(tài)條件的可綜合轉(zhuǎn)化_第1頁(yè)
VHDL 中Loop 動(dòng)態(tài)條件的可綜合轉(zhuǎn)化_第2頁(yè)
VHDL 中Loop 動(dòng)態(tài)條件的可綜合轉(zhuǎn)化_第3頁(yè)
VHDL 中Loop 動(dòng)態(tài)條件的可綜合轉(zhuǎn)化_第4頁(yè)
VHDL 中Loop 動(dòng)態(tài)條件的可綜合轉(zhuǎn)化_第5頁(yè)
已閱讀5頁(yè),還剩1頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶(hù)提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、VHDL中Loop動(dòng)態(tài)條件的可綜合轉(zhuǎn)化作者:朱國(guó)魂周婭文章來(lái)源:?jiǎn)纹瑱C(jī)及嵌入式系統(tǒng)應(yīng)用摘要:論述VHDL中Loop語(yǔ)句動(dòng)態(tài)表達(dá)式的可綜合性問(wèn)題,提出三種解決方法:直接代入法、邊界擴(kuò)充法和計(jì)數(shù)器法,并對(duì)比這三類(lèi)方法的適用性。引言VHDL是一種硬件描述語(yǔ)言,于1983年被IEEE制定為國(guó)際標(biāo)準(zhǔn)IEEE1076。近年來(lái)國(guó)內(nèi)引進(jìn)和出版了不少教材,使其在國(guó)內(nèi)得到迅速推廣。由于VHDL最初目的是為了實(shí)現(xiàn)硬件的建模而被提出的,所以其措施能力超越了數(shù)字邏輯集成電路的范圍。而現(xiàn)有的EDA工具基本上只能支持VHDL的子集,特別是針對(duì)FPGA/CPLD器件進(jìn)行的不同的綜合工具,其綜合子集并非統(tǒng)一,不少初學(xué)者很難掌握

2、。即使是部分有經(jīng)驗(yàn)的設(shè)計(jì)者,對(duì)于通常高級(jí)語(yǔ)言中都會(huì)涉及的循環(huán)語(yǔ)句,在VHDL中往往也不能運(yùn)用自如,甚至無(wú)法表達(dá)此類(lèi)邏輯,從而限制了VHDL的應(yīng)用水平。例如,VHDL的并行堆排序描述就是一個(gè)比較典型的例子。該實(shí)例十分類(lèi)似通常數(shù)據(jù)結(jié)構(gòu)的描述,推廣前景誘人;但只能通過(guò)仿真,卻不能在目前任何一個(gè)EDA工具進(jìn)行綜合,導(dǎo)致無(wú)實(shí)用價(jià)值。本文從高級(jí)語(yǔ)言涉及最多的Loop語(yǔ)句出發(fā),討論如何在VHDL中解決這類(lèi)問(wèn)題。1 無(wú)法綜合的Loop動(dòng)態(tài)條件VHDL中Loop表達(dá)式有三種體現(xiàn)形式:WhileLoop、ForLoop和單獨(dú)的Loop語(yǔ)句。它還支持Next、Exit和標(biāo)號(hào),因此,循環(huán)語(yǔ)句的表達(dá)能力大于常規(guī)的C或P

3、ASCAL語(yǔ)言。程序1是利用For語(yǔ)句和While語(yǔ)句描述插入算法的部分代碼。程序1 不可綜合的VHDL循環(huán)語(yǔ)句for I in 2 to Length loop -Length為一個(gè)變量Temp:=MyList(I);J:=I;While(j1)and MyList(j-1)Temp loopMyList(j):=MyList(j-1);j:=j-1;End loop;MyList(j):=Temp;End loop;對(duì)于第一個(gè)For語(yǔ)句,EDA工具Synplify綜合時(shí)將會(huì)給出無(wú)邊界的范圍錯(cuò)誤提示。E:H:.vhd|for loops with unbound ranges should

4、contain w wait statement即使部分優(yōu)秀的綜合工具,例如ORCAD Express、Mentor Grpahs QuickHDL等能夠綜合第一個(gè)For語(yǔ)句,也無(wú)法支持第二個(gè)While條例表達(dá)式。ORCAD Express將給出表達(dá)式不可靜態(tài)計(jì)算的錯(cuò)誤提示。.vhd(45):Error,expression does not evaluate to a constant.由于程序1在C程序員看來(lái)是沒(méi)有問(wèn)題的,因此,初學(xué)者往往不能解決好此類(lèi)問(wèn)題,從而使學(xué)習(xí)陷入困境,無(wú)法充分利用VHDL來(lái)表述邏輯。2 直接代換法對(duì)于第一類(lèi)無(wú)邊界的范圍錯(cuò)誤問(wèn)題,可以用循環(huán)的綜合機(jī)制轉(zhuǎn)化為相應(yīng)的語(yǔ)句

5、。例如下面代碼:for I in 0 to 1 loopOut_Bus(i)=In_Bus(i);End loop;其對(duì)應(yīng)綜合后的電路見(jiàn)圖1。相應(yīng)的,也可以用下列語(yǔ)句直接代入代換:Out_Bus(0)=In_Bus(0);Out_Bus(1)=In_Bus(1);程序1可以采用下列VHDL代碼表示:K:=2;Temp:=MyList(2);If(MyList(1)Temp thenMyList(2):=MyList(1);J:=1;End if;MyList(J):=Temp;J:=3;Temp:=MyList(3);If(MyList(2)Temp thenMyList(3):=MyList

6、(2);J:=2;End if;If(MyList(1)MyLen; -MyLen為變量Temp:=MyList(I);countj:=I;inter_loop:for j in I downto 2 loopcountj:=j;exit inter_loop when MyList(j-1)1)and MyList(j-1)Temp loopMyList(j):=MyList(j-1);j:=j-1;End loop;MyList(j):=Temp;I:=(I+1);If(I=MyLen+1)then I:=2;end if;End if;相比原來(lái)的代碼,引入了1個(gè)時(shí)鐘和1個(gè)復(fù)位。但綜合開(kāi)銷(xiāo)最大的循環(huán)語(yǔ)句卻被取代了,因此,綜合產(chǎn)生門(mén)的數(shù)目將大幅度下降,但處理時(shí)間將相應(yīng)延長(zhǎng)到原來(lái)循環(huán)條件范圍。本刊網(wǎng)絡(luò)補(bǔ)充版()中發(fā)表了四個(gè)源代碼,分別為不可綜合例子、直接代換法、邊界擴(kuò)充法和計(jì)算器法,內(nèi)部都有相應(yīng)注釋。其中計(jì)數(shù)器法改進(jìn)為雙計(jì)數(shù)器方

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論