上拉電阻的總結(jié)

1、標(biāo)簽：上拉電阻上拉電阻的總結(jié)上拉電阻：1、當(dāng)TTL電路驅(qū)動(dòng)COMS電路時(shí)，如果TTL電路輸出的高電平低于 COMS電路的最低高電平（一般 為3.5V）,這時(shí)就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值文檔收集自網(wǎng)絡(luò)，僅用于個(gè)人 學(xué)習(xí)2、OC門電路必須加上拉電阻，才能使用3、 為加大輸出引腳的驅(qū)動(dòng)能力，有的單片機(jī)管腳上也常使用上拉電阻4、在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入 阻抗，提供泄荷通路文檔收集自網(wǎng)絡(luò)，僅用于個(gè)人學(xué)習(xí)5、 芯片的管腳加上拉電阻來(lái)提高輸出電平，從而提高芯片輸入信號(hào)的噪聲容限增強(qiáng)抗干擾能力.6、 提高總線的抗電磁干擾能

2、力管腳懸空就比較容易接受外界的電磁干擾7、 長(zhǎng)線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干 擾.上拉電阻阻值的選擇原則包括：1、 從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大；電阻大，電流小.2、 從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠小；電阻小，電流大3、 對(duì)于高速電路，過(guò)大的上拉電阻可能邊沿變平緩綜合考慮以上三點(diǎn) 通常在1k到10k之間選取對(duì)下拉電阻也有類似道理對(duì)上拉電阻和下拉電阻的選擇應(yīng)結(jié)合開關(guān)管特性和下級(jí)電路的輸入特性進(jìn)行設(shè)定，主要需要考慮以下幾個(gè)因素：1. 驅(qū)動(dòng)能力與功耗的平衡以上拉電阻為例，一般地說(shuō)，上拉電阻越小，驅(qū)動(dòng)能力越強(qiáng)，但功耗越大 設(shè)計(jì)是應(yīng)注意兩

3、者之間的均衡文檔收集自網(wǎng)絡(luò)，僅用于個(gè)人學(xué)習(xí)2. 下級(jí)電路的驅(qū)動(dòng)需求同樣以上拉電阻為例，當(dāng)輸出高電平時(shí)，開關(guān)管斷開，上拉電阻應(yīng)適當(dāng)選 擇以能夠向下級(jí)電路提供足夠的電流文檔收集自網(wǎng)絡(luò)，僅用于個(gè)人學(xué)習(xí)3. 高低電平的設(shè)定不同電路的高低電平的門檻電平會(huì)有不同 ，電阻應(yīng)適當(dāng)設(shè)定以確保能輸出正 確的電平以上拉電阻為例，當(dāng)輸出低電平時(shí)，開關(guān)管導(dǎo)通，上拉電阻和開關(guān)管導(dǎo)通電阻分壓值應(yīng)確 保在零電平門檻之下文檔收集自網(wǎng)絡(luò)，僅用于個(gè)人學(xué)習(xí)4. 頻率特性以上拉電阻為例，上拉電阻和開關(guān)管漏源級(jí)之間的電容和下級(jí)電路之間的輸入電容會(huì)形成RC延遲，電阻越大 涎遲越大上拉電阻的設(shè)定應(yīng)考慮電路在這方面的需求文檔收集自網(wǎng)絡(luò)，僅用于

4、個(gè)人學(xué)習(xí)下拉電阻的設(shè)定的原則和上拉電阻是一樣的OC門輸出高電平時(shí)是一個(gè)高阻態(tài) ，其上拉電流要由上拉電阻來(lái)提供，設(shè)輸入端每端口不大于100uA，設(shè)輸出口驅(qū)動(dòng)電流約 500uA，標(biāo)準(zhǔn)工作電壓是5V，輸入口的高低電平門限為0.8V（低于此值為低電平）;2V（高電平門限值）.文檔收集自網(wǎng)絡(luò)，僅用于個(gè)人學(xué)習(xí)選上拉電阻時(shí)：500uA x 8.4K= 4.2即選大于8.4K時(shí)輸出端能下拉至0.8V以下，此為最小阻值，再小就拉不下來(lái)了 如果輸出口驅(qū)動(dòng)電流較大 ，則阻值可減小，保證下拉時(shí)能低于 0.8V即可文檔收集自網(wǎng)絡(luò)，僅用于個(gè)人學(xué) 習(xí)當(dāng)輸出高電平時(shí)忽略管子的漏電流，兩輸入口需200uA200uA x15K=

5、3V即上拉電阻壓降為 3V,輸出口可達(dá)到2V,此阻值為最大阻值，再大就拉不到2V了 . 選10K可用.COMS門的可參考74HC系列 文檔收集自網(wǎng)絡(luò)，僅用于個(gè)人學(xué)習(xí)設(shè)計(jì)時(shí)管子的漏電流不可忽略，10 口實(shí)際電流在不同電平下也是不同的，上述僅僅是原理，一句話概括為：輸出高電平時(shí)要喂飽后面的輸入口，輸出低電平不要把輸出口喂撐了（否則多余的電流喂給了級(jí)聯(lián)的輸入口 ，高于低電平門限值就不可靠了）文檔收集自網(wǎng)絡(luò)，僅用于個(gè)人學(xué)習(xí)在數(shù)字電路中不用的輸入腳都要接固定電平，通過(guò)1k電阻接高電平或接地.1. 電阻作用：I接電組就是為了防止輸入端懸空I減弱外部電流對(duì)芯片產(chǎn)生的干擾I保護(hù)emos內(nèi)的保護(hù)二極管，一般電流

6、不大于10mAI上拉和下拉、限流l 1.改變電平的電位，常用在TTL-CMOS匹配2. 在引腳懸空時(shí)有確定的狀態(tài)3增加高電平輸出時(shí)的驅(qū)動(dòng)能力.4、為0C門提供電流I那要看輸出口驅(qū)動(dòng)的是什么器件，如果該器件需要高電壓的話，而輸出口的輸出電壓又不夠，就需要加上拉電阻.文檔收集自網(wǎng)絡(luò)，僅用于個(gè)人學(xué)習(xí)I如果有上拉電阻那它的端口在默認(rèn)值為高電平你要控制它必須用低電平才能控制如三態(tài)門電路三極管的集電極，或二極管正極去控制把上拉電阻的電流拉下來(lái)成為低電平反之，文檔收集自網(wǎng)絡(luò)，僅用于個(gè)人學(xué)習(xí)I尤其用在接口電路中，為了得到確定的電平，一般采用這種方法，以保證正確的電路狀態(tài)，以免發(fā) 生意外，比如，在電機(jī)控制中，逆

7、變橋上下橋臂不能直通，如果它們都用同一個(gè)單片機(jī)來(lái)驅(qū)動(dòng) ，必須 設(shè)置初始狀態(tài)防止直通！文檔收集自網(wǎng)絡(luò)，僅用于個(gè)人學(xué)習(xí)2、定義：I上拉就是將不確定的信號(hào)通過(guò)一個(gè)電阻嵌位在高電平 ！電阻同時(shí)起限流作用！下拉同理！I上拉是對(duì)器件注入電流，下拉是輸出電流I弱強(qiáng)只是上拉電阻的阻值不同，沒有什么嚴(yán)格區(qū)分I對(duì)于非集電極（或漏極）開路輸出型電路（如普通門電路）提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道文檔收集自網(wǎng)絡(luò)，僅用于個(gè)人學(xué)習(xí)3、為什么要使用拉電阻：I 一般作單鍵觸發(fā)使用時(shí)，如果IC本身沒有內(nèi)接電阻，為了使單鍵維持在不被觸發(fā)的狀態(tài)或是觸 發(fā)后回到原狀態(tài)，必須在IC外

8、部另接一電阻文檔收集自網(wǎng)絡(luò)，僅用于個(gè)人學(xué)習(xí)I數(shù)字電路有三種狀態(tài)：高電平、低電平、和高阻狀態(tài)，有些應(yīng)用場(chǎng)合不希望出現(xiàn)高阻狀態(tài) ，可以通 過(guò)上拉電阻或下拉電阻的方式使處于穩(wěn)定狀態(tài)，具體視設(shè)計(jì)要求而定！文檔收集自網(wǎng)絡(luò)，僅用于個(gè)人學(xué)習(xí)I 一般說(shuō)的是I/O端口，有的可以設(shè)置，有的不可以設(shè)置，有的是內(nèi)置，有的是需要外接，1/0端口的輸 出類似與一個(gè)三極管的 C，當(dāng)C接通過(guò)一個(gè)電阻和電源連接在一起的時(shí)候，該電阻成為上C拉電阻，也就是說(shuō)，如果該端口正常時(shí)為高電平通過(guò)一個(gè)電阻和地連接在一起的時(shí)候，該電阻稱為下拉電阻，使該端口平時(shí)為低電平，作用嗎：文檔收集自網(wǎng)絡(luò)，僅用于個(gè)人學(xué)習(xí)比如:當(dāng)一個(gè)接有上拉電阻的端口設(shè)為輸

9、如狀態(tài)時(shí)，他的常態(tài)就為高電平，用于檢測(cè)低電平的輸入.I上拉電阻是用來(lái)解決總線驅(qū)動(dòng)能力不足時(shí)提供電流的一般說(shuō)法是拉電流，下拉電阻是用來(lái)吸收電流的，也就是你同學(xué)說(shuō)的灌電流文檔收集自網(wǎng)絡(luò)，僅用于個(gè)人學(xué)習(xí)電阻在選用時(shí)，選用經(jīng)過(guò)計(jì)算后與標(biāo)準(zhǔn)值最相近的一個(gè)！P0為什么要上拉電阻原因有：1. P0 口片內(nèi)無(wú)上拉電阻2. P0為I/O 口工作狀態(tài)時(shí)，上方FET被關(guān)斷,從而輸出腳浮空，因此P0用于輸出線時(shí)為開漏輸出.3由于片內(nèi)無(wú)上拉電阻，上方FET又被關(guān)斷,P0輸出1時(shí)無(wú)法拉升端口電平P0是雙向口，其它P1，P2，P3是準(zhǔn)雙向口 不錯(cuò)準(zhǔn)雙向口是因?yàn)樵谧x外部數(shù)據(jù)時(shí)要先準(zhǔn)備”一下,為什么要準(zhǔn)備一下呢？單片機(jī)在讀準(zhǔn)雙

10、向口的端口時(shí)，現(xiàn)應(yīng)給端口鎖存器賦1,目的是使FET關(guān)斷,不至于因片內(nèi)FET導(dǎo)通使端口鉗制在低電平文檔收集自網(wǎng)絡(luò)，僅用于個(gè)人學(xué)習(xí)上下拉一般選10k!芯片的上拉/下拉電阻的作用最常見的用途是，假如有一個(gè)三態(tài)的門帶下一級(jí)門如果直接把三態(tài)的輸出接在下一級(jí)的輸入上，當(dāng)三態(tài)的門為高阻態(tài)時(shí)，下一級(jí)的輸入就如同漂空一樣可能引起邏輯的錯(cuò)誤，對(duì)MOS電路也許是有破壞性的所以用電阻將下一級(jí)的輸入拉高或拉低，既不影響邏輯又保正輸入不會(huì)漂空文檔收集自網(wǎng)絡(luò)，僅用于個(gè)人學(xué)習(xí)改變電平的電位，常用在TTL-CMOS匹配；在引腳懸空時(shí)有確定的狀態(tài)；為OC門的輸出提供電流；作為端接電阻；在試驗(yàn)板上等于多了一個(gè)測(cè)試點(diǎn)，特別對(duì)板上表貼

11、芯片多的更好，免得割線；嵌位；文檔收集自網(wǎng)絡(luò)，僅用于個(gè)人學(xué)習(xí)上、下拉電阻的作用很多，比如抬高信號(hào)峰峰值,增強(qiáng)信號(hào)傳輸能力，防止信號(hào)遠(yuǎn)距離傳輸時(shí)的線 上反射，調(diào)節(jié)信號(hào)電平級(jí)別等等！當(dāng)然還有其他的作用了具體的應(yīng)用方法要看在什么場(chǎng)合，什么目的,至于參數(shù)更不能一概而定 ，要看電路其他參數(shù)而定，比如通常用在輸入腳上的上拉電阻如果是 為了抬高峰峰值，就要參考該引腳的內(nèi)阻來(lái)定電阻值的！另外，沒有說(shuō)輸入加下拉，輸出加上拉的，有時(shí)候沒了某個(gè)目的也可能同時(shí)既有上拉又有下拉電阻的！文檔收集自網(wǎng)絡(luò)，僅用于個(gè)人學(xué)習(xí)加接地電阻-下拉 加接電源電阻-上拉對(duì)于漏極開路或者集電極開路輸出的器件需要加上拉電阻才可能工作另外，普通

12、的口，加上拉電阻可以提高抗干擾能力，但是會(huì)增加負(fù)載文檔收集自網(wǎng)絡(luò)，僅用于個(gè)人學(xué)習(xí)電源：+5V普通的直立LED,共八個(gè)，負(fù)極分別接到一個(gè)大片子的管腳上，用多大的上拉電阻合適 ?謝謝指教！一般LED的電流有幾個(gè)mA就夠了，最大不超過(guò)20mA,根據(jù)這個(gè)你就應(yīng)該可以算出上拉電阻值來(lái)了.保獻(xiàn)起見，還是讓他拉吧，(5-0.7)/10mA=400ohm,差不多吧，不放心就用2k的奇怪，新出了管壓0.7V的LED 了嗎？據(jù)我所知好象該是1.5V左右我看幾百歐到1K都沒太大問(wèn)題， 一般的片子不會(huì)衰到 10mA都抗不住吧？文檔收集自網(wǎng)絡(luò)，僅用于個(gè)人學(xué)習(xí)上拉電阻的作用:6N137的的輸出三極管C極，如果沒有上拉電阻

13、，則該引腳上的電平不會(huì)發(fā)生隨B極電平的高低變化原因是它沒有接到任何電源上如果接上了上拉電阻，則B極電平為高時(shí)，。極對(duì)地導(dǎo)通(相當(dāng)于開關(guān)接通),C極的電壓就變低；如B極電壓為低，則C極對(duì)地關(guān)斷,C極的電壓就升 到高電平為就是上面說(shuō)的將通斷轉(zhuǎn)換成高低電平 ”你說(shuō)的51與此圖有一定的不同，參照著去理 解吧另外，一般地,C極低電平時(shí)器件從外部吸入電流的能力和高電平時(shí)向外部灌出電流的能力是不一樣的器件輸出端常有Isink和Isource兩個(gè)參數(shù)，且前者往往大于后者.文檔收集自網(wǎng)絡(luò)，僅用于個(gè) 人學(xué)習(xí)下拉電阻的作用：所見不多，常見的是接到一個(gè)器件的輸入端，多作為抗干擾使用這是由于一般的IC的輸入端懸空時(shí)易受干擾或器件掃描時(shí)有