EDA課程設(shè)計(jì)—算術(shù)邏輯運(yùn)算單元ALU

1、燕 山 大 學(xué)EDA課程設(shè)計(jì)報(bào)告書題目： 算術(shù)運(yùn)算邏輯單元ALU 姓名： 班級(jí)： 學(xué)號(hào)： 成績： 一、設(shè)計(jì)題目及要求題目名稱：算術(shù)運(yùn)算單元ALU要求：1進(jìn)行兩個(gè)四位二進(jìn)制數(shù)的運(yùn)算；2算術(shù)運(yùn)算：A+B, A-B, A×B；3邏輯運(yùn)算：A and B, A or B, A not, A xor B；4. 用數(shù)碼管顯示算術(shù)運(yùn)算結(jié)果，以LED指示燈顯示邏輯運(yùn)算結(jié)果。二、設(shè)計(jì)過程及內(nèi)容（包括總體設(shè)計(jì)的文字描述，即由哪幾個(gè)部分構(gòu)成的，各個(gè)部分的功能及如何實(shí)現(xiàn)方法；主要模塊比較詳盡的文字描述，并配以必要的圖片加以說明，但圖片數(shù)量無需太多）1.整體設(shè)計(jì)思路(1）根據(jù)設(shè)計(jì)要求將題目劃分為五個(gè)模塊。包括

2、兩個(gè)邏輯運(yùn)算模塊，兩個(gè)算術(shù)運(yùn)算模塊，和一個(gè)控制模塊。其中邏輯運(yùn)算模塊為A and B和A or B，A not和A xor B；算術(shù)模塊為A±B，A×B。（2）因?yàn)樾枰M(jìn)行四位二進(jìn)制數(shù)的運(yùn)算，因此用A4,A3,A2,A1表示四位二進(jìn)制數(shù)A，用B4,B3,B,B1表示四位二進(jìn)制數(shù)B，用C4,C3,C2,C1表示四位二進(jìn)制數(shù)C。其中A，B為輸入，C為輸出。2分模塊設(shè)計(jì)（1）A+B和A-B模塊A+B可以直接通過74283 兩個(gè)四位二進(jìn)制數(shù)加法器實(shí)現(xiàn)。A-B可以看作A+（-B），即A加B的補(bǔ)碼來實(shí)現(xiàn)。同時(shí)再設(shè)計(jì)一個(gè)轉(zhuǎn)換控制端M。M=0時(shí)實(shí)現(xiàn)A+B，M=1時(shí)實(shí)現(xiàn)A-B。最后再設(shè)計(jì)一個(gè)

3、總的控制端K1，K1=1時(shí)模塊正常工作，K1=0時(shí)不工作。做加法時(shí)，C0為進(jìn)位輸出，C0輸出1表示有進(jìn)位，做減法時(shí)，C0為借位輸出，C0輸出1表示有借位。通過74283五位輸出，進(jìn)入譯碼器將五位變成八位輸出，在通過數(shù)碼管顯示。實(shí)現(xiàn)A+B,例：011101111110（7714）則數(shù)碼管應(yīng)顯示14。實(shí)現(xiàn)A-B例：110001100110（1266）則數(shù)碼管顯示06。A+B，A-B總原理圖如下：A+B，A-B分原理圖如下：譯碼器原理圖如下：掃描電路原理圖如下：A+B仿真圖：A- B仿真圖：（2）AXB模塊AXB模塊采用乘數(shù)累加被乘數(shù)的次的原理來實(shí)現(xiàn)乘法功能。乘數(shù)輸入端為A0A3，被乘數(shù)輸入端為B0

4、B3。當(dāng)乘數(shù)和被乘數(shù)均輸入時(shí)，乘數(shù)進(jìn)入到加法器中與默認(rèn)值0000相加，相加的結(jié)果在時(shí)鐘信號(hào)CLK的第一個(gè)脈沖時(shí)存入置數(shù)器74161中；在第一個(gè)時(shí)鐘信號(hào)到來時(shí)，計(jì)數(shù)器74161計(jì)數(shù)一次，并將輸出輸入到比較器7485中，與被乘數(shù)作比較，如果兩者不相等，則7485輸出為0，通過非門轉(zhuǎn)化為1，使乘數(shù)可以繼續(xù)輸入到加法器74283中進(jìn)行累加；當(dāng)下一個(gè)時(shí)鐘信號(hào)到來時(shí)，計(jì)數(shù)器計(jì)數(shù)一次，然后乘數(shù)累加一次。當(dāng)計(jì)數(shù)器的數(shù)值與被乘數(shù)的大小相等時(shí)，比較器7485輸出1，通過非門轉(zhuǎn)化為0，使乘數(shù)停止輸入。當(dāng)加法器中相加的結(jié)果有幾位時(shí)，通過cout段輸出到另一計(jì)數(shù)器中，計(jì)數(shù)器的輸出為乘法運(yùn)算結(jié)果的高四位輸出，加法器的最后

5、輸出為運(yùn)算結(jié)果的低四位輸出。最后的運(yùn)算結(jié)果轉(zhuǎn)化為十進(jìn)制，將高位的數(shù)值乘以16再加地位的數(shù)值即可。AXB原理圖：AXB仿真圖：（3）A and B和A or B模塊A and B模塊通過四個(gè)二輸入與門實(shí)現(xiàn)，A or B通過四個(gè)二輸入或門實(shí)現(xiàn)。同時(shí)設(shè)計(jì)一個(gè)轉(zhuǎn)換控制端M，當(dāng)M1時(shí)，A and B模塊工作，M0時(shí)，A or B模塊工作。最后設(shè)計(jì)一個(gè)總的控制端K3，K31時(shí)模塊正常工作，K30時(shí)模塊不工作。最后，在C1,C2,C3,C4 四個(gè)輸出端接LED指示燈，當(dāng)輸出1時(shí)，指示燈亮，輸出0時(shí)，燈不亮。A and b,A or B的原理圖如下：A and B仿真圖：A or B仿真圖：（4）A not和

6、A xor B模塊A not直接通過四個(gè)非門實(shí)現(xiàn)， A xor B直接通過四個(gè)異或門實(shí)現(xiàn)。同時(shí)設(shè)計(jì)一個(gè)轉(zhuǎn)換控制端M，當(dāng)M1時(shí)，A非工作；當(dāng)M0時(shí)，A異或B工作。另外再設(shè)計(jì)一個(gè)總的控制端K4。當(dāng)K41時(shí)，模塊正常工作；當(dāng)K40時(shí)，模塊不工作。最后，在C1,C2,C3,C4 四個(gè)輸出端接LED指示燈，當(dāng)輸出1時(shí)，指示燈亮，輸出0時(shí)，燈不亮。A not,A xor B原理圖如下：A not仿真圖：A xor B仿真圖：（5）控制模塊控制模塊可以通過一個(gè)二線四線譯碼器來實(shí)現(xiàn)，依次控制上述總的控制端K1，K2，K3，K4。從而可以分別實(shí)現(xiàn)各個(gè)模塊的功能。譯碼器真值表輸入端輸出端S1S0K1K2K3K40

7、01000010100100010110001控制模塊原理圖如下：控制模塊仿真圖：三、設(shè)計(jì)結(jié)論（包括設(shè)計(jì)過程中出現(xiàn)的問題；對(duì)EDA課程設(shè)計(jì)感想、意見和建議）在這次的EDA設(shè)計(jì)中，我們學(xué)習(xí)到了EDA的設(shè)計(jì)基本步驟和設(shè)計(jì)方法。主要是對(duì)EDA的設(shè)計(jì)軟件MAXplusII的基本操作，有了一定的了解。了解到如何將軟件里設(shè)計(jì)好的文件，是用下載應(yīng)用到硬盤中，進(jìn)而實(shí)現(xiàn)它的實(shí)際作用。這兩周的學(xué)習(xí)，讓我們感受到，我們的專業(yè)是注重實(shí)際操作的。有些問題也是看不出來的，需要不斷的動(dòng)手操作，在實(shí)踐中才能發(fā)現(xiàn)問題。然后我們要不斷改進(jìn)，修正做錯(cuò)的地方，才能做的更好。而我們?cè)谶@過程中，要一起努力，一起討論，共同研究，誰也不可能

8、一個(gè)人就解決所有的問題。同時(shí)我們也要主動(dòng)承擔(dān)起應(yīng)盡的責(zé)任，身為團(tuán)隊(duì)中的一員，就不能將所有的事都丟給隊(duì)友。這就是團(tuán)隊(duì)精神。在實(shí)現(xiàn)如何讓四位二進(jìn)制數(shù)相加減的結(jié)果，在數(shù)碼管顯示時(shí)，我們遇到麻煩，經(jīng)過老師的指導(dǎo)，以及小組成員討論，最終我們通過采取真值表的方法，將由74283的五位輸出轉(zhuǎn)化為八位輸出，最終實(shí)現(xiàn)數(shù)碼管的顯示。兩周的緊張課設(shè)，讓我們學(xué)習(xí)到很多，在乘法模塊的設(shè)計(jì)中，從完全沒有思路到漸漸出來雛形，經(jīng)歷了很多波折。一開始的思路是利用移位相加原理，但是在時(shí)鐘信號(hào)的控制和輸出的控制中出現(xiàn)問題，最后不得不放棄；后來又想到用乘數(shù)累加的方法，最后實(shí)現(xiàn)了乘法的運(yùn)算，但是只是數(shù)值較小的乘法運(yùn)算，這是一點(diǎn)不足。于我們個(gè)人而言，這次的學(xué)習(xí)，還讓我們明白，作為一個(gè)科技工作