數(shù)電基本概念

1、1,門是實(shí)現(xiàn)一些基本邏輯關(guān)系的電路2,三種基本邏輯是與、或、非。3,與門是實(shí)現(xiàn)與邏輯關(guān)系的電路;或門是實(shí)現(xiàn)或邏輯關(guān)系的電路；非門是實(shí)現(xiàn)非邏輯關(guān)系的電路。4,按集成度可以把集成電路分為小規(guī)模（SSI）中規(guī)模（MSI）大規(guī)模（LSI）和超大規(guī)模（VLSI）集成電路。5,僅有一種載流子參與導(dǎo)電的器件叫單極型器件:有兩種載流子參與導(dǎo)電的器件叫雙極型器件。單極型集成電路主要有PMOSNMO辱口CMOSI件；雙極型集成電路主要有TTLHTL、ECL和IIL器件。6, TTL門電路的低電平噪聲容限為Vnl=Voff-Vil；高電平噪聲容限為Vnh=Vih-VON。7, 直接把兩個(gè)門的輸出連在一起實(shí)現(xiàn)“與”邏

2、輯關(guān)系的接法叫線與；集電極開路門可以實(shí)現(xiàn)線與；普通TTL門不能實(shí)現(xiàn)線與。8,O9,三態(tài)門的主要用途是可以10,度快的集成電路依次為11,路，抗干擾強(qiáng)的集成電路依次為12,三態(tài)輸出門的輸出端可以出現(xiàn)高電平、底電平和高阻三種狀實(shí)現(xiàn)用一條導(dǎo)線（總線）輪流傳送幾個(gè)不同的數(shù)據(jù)或控制信號(hào)。用工作速度來評價(jià)集成電路，速ECLTTTLTCMOS用抗干擾能力來評價(jià)集成電CMOSTTTLTECLCMOS1電路的輸入阻抗很高，所以靜態(tài)功耗很小，但由于存在輸入電容，所以隨著輸入信號(hào)頻率的增加，功耗也會(huì)增加。公式簡化時(shí)常用的的基本公式和常用公式有（要記?。?） ABC二ABAC2） AB二A,BAAB（德？摩根定律）3

3、） AAB二AB4） ABABBC=ABAB5） ABAB=ABABABAB=ABAB1,邏輯代數(shù)的四種表示方法是真值表、函數(shù)表達(dá)式、卡諾圖和邏輯圖。2,邏輯變量和函數(shù)只有0和，兩種取值，而且它們只是表示兩種不同的邏輯狀態(tài)。3,邏輯代數(shù)只有“與”“或”“非”三種基本邏輯運(yùn)算。4,描述邏輯函數(shù)各個(gè)變量取值組5,合和函數(shù)值對應(yīng)關(guān)系的表格叫真值表。用與、或、非等運(yùn)算表示函數(shù)中各個(gè)變量之間描述邏輯關(guān)系的代數(shù)式叫函數(shù)表達(dá)式。6,邏輯函數(shù)表達(dá)式的標(biāo)準(zhǔn)形式有標(biāo)準(zhǔn)與或式即退小項(xiàng)表達(dá)式和標(biāo)準(zhǔn)或與式即最大項(xiàng)表達(dá)式7,邏輯函數(shù)的簡化方法有代數(shù)法即公式法和圖形法即卡諾圖法。8,最簡與或式是指乘積項(xiàng)數(shù)最少，乘積項(xiàng)中的變

4、量個(gè)數(shù)最少的與或式。9,約束項(xiàng)是不會(huì)出現(xiàn)的變量取值組合,其值總是等于0。10,約束條件是由約束項(xiàng)加起來構(gòu)成的邏輯表達(dá)式，是一個(gè)值恒為0的條件等式。1按邏輯功能的特點(diǎn)，數(shù)字電路可以分為組合邏輯電路和時(shí)序邏輯電路兩大類。2,組合邏輯電路的特點(diǎn)是任何時(shí)刻輸出信號(hào)的穩(wěn)態(tài)值僅決定于該時(shí)刻各個(gè)輸入信號(hào)取值組合。3,用文字、符號(hào)或者數(shù)碼表示特定對象的過程，叫做辿。4, 用二進(jìn)制代碼表示有關(guān)對象的過程叫二進(jìn)制編碼;n位二進(jìn)制編碼器有2個(gè)輸入，有n個(gè)輸出。5, 將十進(jìn)制數(shù)的十個(gè)數(shù)字編成二進(jìn)制代碼的過程叫二一-Ha制編碼，簡稱為BCDII碼。6, 在幾個(gè)信號(hào)同時(shí)輸入時(shí)，只對優(yōu)先級(jí)別最高的進(jìn)行編碼叫優(yōu)先編碼。7,

5、把代碼的特定含義“翻譯”出來的過程叫譯碼；n位二進(jìn)制譯碼器有n個(gè)輸入，有個(gè)輸出，工作時(shí)譯碼器只有一個(gè)輸出有效。8, 兩個(gè)一位二進(jìn)制數(shù)相加叫做半加。兩個(gè)同位的加和來自底位的進(jìn)位三者相加叫做全加。9, 從若干輸入數(shù)據(jù)中選擇一路作為輸出叫多路選擇能。10, 當(dāng)輸入信號(hào)改變狀態(tài)時(shí)，輸出端可能出現(xiàn)虛假過渡干擾脈沖的現(xiàn)象叫競爭冒險(xiǎn)。1,具有兩個(gè)穩(wěn)定狀態(tài)弁能接收、保持和輸出送來的信號(hào)的電路叫觸發(fā)器。2,信息，一位二進(jìn)制信息有3,主從結(jié)構(gòu)的觸發(fā)器主要用來解決直接控制問題。4,集成觸發(fā)器有主從結(jié)構(gòu)、邊沿結(jié)構(gòu)和維持阻塞三種結(jié)構(gòu)。一級(jí)觸發(fā)器可以記憶一位二進(jìn)制 0和1兩種狀態(tài)。5,觸發(fā)器功能的表示方法有 特性表、特性

6、方程、狀態(tài)圖 和時(shí)序圖c6,主從結(jié)構(gòu)的JK觸發(fā)器存在一次變化問題。1,任一時(shí)刻的穩(wěn)定輸出不僅決定于該時(shí)刻的輸入，而且還與電路原來狀態(tài)有關(guān)的電路叫時(shí)序邏輯電路。2,時(shí)序邏輯電路由 組合邏輯電路 和存儲(chǔ)電路 兩部分組成。3,時(shí)序邏輯電路的功能表示方法有邏輯方程式、狀態(tài)表、狀態(tài)圖和時(shí)序圖。4,接方式不同可以分為 電路兩類。時(shí)序邏輯電路按觸發(fā)器時(shí)鐘端的連同步時(shí)序邏輯電路和異步時(shí)序邏 輯5,用來暫時(shí)存放數(shù)據(jù)和指令的器件叫寄存器。6,N級(jí)環(huán)形計(jì)數(shù)器的計(jì)數(shù)長度是N ; N級(jí)扭環(huán)形計(jì)數(shù)器的計(jì)數(shù)長度是空N ;N級(jí)最大長度移存型計(jì)數(shù)器的計(jì)數(shù)長度是211。7,隨機(jī)存儲(chǔ)器（RAM）的典型結(jié)構(gòu)包括地址譯碼器、存儲(chǔ)矩陣和讀寫控制器。1,脈沖電路主要有多諧振蕩器、施密特觸發(fā)器和單穩(wěn)態(tài)觸發(fā)器。2,多諧振蕩器是