CMOS模擬開(kāi)關(guān)的失效分析使用可靠性

1、CMOS模擬開(kāi)關(guān)的失效分析及使用可靠性 田耀亭 西安微電子技術(shù)研究所（西安710054） 1概述 隨著CMOS模擬開(kāi)關(guān)的廣泛應(yīng)用，由于使用不當(dāng)引起失效的電路數(shù)量越來(lái)越多。從我們多年來(lái)失效分析的經(jīng)驗(yàn)看，CMOS模擬開(kāi)關(guān)的失效分析有一定的規(guī)律可循。同時(shí)，由于其線路和工藝的特點(diǎn)，使其存在特殊的使用可靠性問(wèn)題，近年的失效分析統(tǒng)計(jì)結(jié)果表明，由于使用不當(dāng)造成電路失效的數(shù)量占絕大多數(shù)。本文在對(duì)其線路特點(diǎn)分析的基礎(chǔ)上，結(jié)合多年失效分析的經(jīng)驗(yàn)，歸納出了CMOS模擬開(kāi)關(guān)的失效分析方法，并針對(duì)CMOS模擬開(kāi)關(guān)的使用可靠性問(wèn)題提出了建議。 2CMOS模擬開(kāi)關(guān)的失效分析方法 從線路上分析，CMOS模擬開(kāi)關(guān)可分為控制部分

2、和開(kāi)關(guān)部分。為克服閂鎖效應(yīng)，工藝上大都采用了介質(zhì)隔離工藝。但不管什么工藝，都可根據(jù)其特點(diǎn)，通過(guò)一定的分析檢測(cè)，準(zhǔn)確地?cái)喽ㄊР课?，進(jìn)而斷定失效模式并研究其失效機(jī)理。 2.1能測(cè)試及初步判斷 可直接根據(jù)電路的真值表測(cè)試其功能，并測(cè)量各個(gè)開(kāi)關(guān)的導(dǎo)通電阻。從而確定是控制部分、電源系統(tǒng)還是某一路開(kāi)關(guān)部分異常。 如果是某一路開(kāi)關(guān)失效，可以用萬(wàn)用表直接測(cè)量其開(kāi)關(guān)兩端的電位。對(duì)正常開(kāi)關(guān)來(lái)說(shuō)，在未加傳輸信號(hào)的情況下，其兩端電位都應(yīng)接近0V，但如果開(kāi)關(guān)管的PN結(jié)已發(fā)生擊穿或受到損傷，往往某一端呈現(xiàn)一定的電位。據(jù)此電位可以判定傳輸門的N管或P管與VDD或VSS間存在漏電通道。 2.2管腿間電特性測(cè)試 從失效分析統(tǒng)

3、計(jì)結(jié)果看，CMOS模擬開(kāi)關(guān)失效部位多發(fā)生在傳輸門部分，圖1為輸出級(jí)傳輸門部分的線路圖，圖2為其等效線路圖?？梢钥吹?，通過(guò)分別測(cè)試開(kāi)關(guān)兩端S、D對(duì)VDD和VSS間的PN結(jié)特性即可判定傳輸門P管和N管源、漏PN結(jié)的好壞，從而進(jìn)一步確定失效部位。 2.3顯微檢查分析 觀察電路中是否存在燒毀，或傳輸門的P管及N管源（或漏）柵間是否存在擊穿白道，從而進(jìn)一步確認(rèn)前面的判斷。對(duì)擊穿痕跡很小的情況，可借助SEM進(jìn)行觀察分析。圖1輸出級(jí)局部線路圖圖2傳輸門等效線路圖解2.4微探針?lè)治?對(duì)于受損傷較輕的PN結(jié)（如累積性靜電損傷或較小能量的電浪涌損傷），其表面觀察不到擊穿痕跡，可以用超聲探針切斷待測(cè)管子與周圍的電連

4、接，單獨(dú)測(cè)試其源、漏結(jié)及柵介質(zhì)是否穿通。 根據(jù)以上各步分析,一般都可以準(zhǔn)確地定位失效部位,并確定失效模式。 3CMOS模擬開(kāi)關(guān)使用可靠性問(wèn)題的幾點(diǎn)建議 3.1避免過(guò)壓損傷失效 由圖1可以看到，如果在S或D端施加的電壓超過(guò)VDD或VSS，其源（或漏）襯底間的PN結(jié)就會(huì)正向?qū)?，雖然電路內(nèi)部已設(shè)計(jì)了限流電阻，但傳輸端施加電壓較大時(shí)仍會(huì)形成較大的電流造成開(kāi)關(guān)損壞。 另外，從傳輸門的NMOS管結(jié)構(gòu)上分析，其源、漏區(qū)與P襯底間形成一個(gè)寄生的NPN三極管，如果在開(kāi)關(guān)一端施加一個(gè)負(fù)電壓，而另一端接正電壓，此寄生管會(huì)處于導(dǎo)通放大狀態(tài)，產(chǎn)生較大的電流并導(dǎo)致開(kāi)關(guān)損傷。因此，使用中開(kāi)關(guān)外端最好串接一個(gè)200的限流電

5、阻或電流限制器件（如運(yùn)放輸出端），同時(shí)，應(yīng)避免開(kāi)關(guān)端接負(fù)電壓信號(hào)。 3.2注意靜電放電損傷問(wèn)題 由于保護(hù)電路對(duì)CMOS模擬開(kāi)關(guān)的導(dǎo)通電阻及功耗電流等參數(shù)有影響，因此一般開(kāi)關(guān)兩端不加保護(hù)（Address端有保護(hù)）。由圖1可以看到，如果開(kāi)關(guān)端受到電浪涌或過(guò)高電壓，同樣可以施加到傳輸門的柵極氧化層上。我們?cè)啻巫鲞^(guò)CMOS模擬開(kāi)關(guān)ESDS試驗(yàn)，某進(jìn)口模擬開(kāi)關(guān)，其電路ESDS在1000V以下，而另一種國(guó)內(nèi)生產(chǎn)的模擬開(kāi)關(guān)其ESDS小于500V。這兩種電路在使用中就經(jīng)常因靜電損傷而失效。因此，建議應(yīng)對(duì)所使用的模擬開(kāi)關(guān)做ESDS摸底試驗(yàn)，避免使用ESDS較低的電路。此外，應(yīng)嚴(yán)格實(shí)施靜電防護(hù)措施。 3.3重視模擬開(kāi)關(guān)的燒毀問(wèn)題 由于其內(nèi)部工藝結(jié)構(gòu)的原因，它比一般CMOS電路更易發(fā)生閂鎖，造成電路燒毀。介質(zhì)隔離的CMOS模擬開(kāi)關(guān)雖避免了閂鎖效應(yīng)，但如果它所傳輸?shù)男盘?hào)過(guò)大或電源波動(dòng)較大，同樣會(huì)引起電路燒毀。在我們所分析的失效電路中，燒毀的情況占很大的比例，也應(yīng)引起使用者重視。 4結(jié)論 對(duì)于CMOS模擬開(kāi)關(guān)