PCB技術(shù)印制電路板的可靠性設(shè)計(一)

1、PCB 技術(shù)印制電路板的可靠性設(shè)計(一目前電子器材用于各類電子設(shè)備和系統(tǒng)仍然以印制電路板為主要裝配方式。實踐證明,即使電路原理圖設(shè)計正確,印制電路板設(shè)計不當(dāng),也會對電子設(shè)備的可靠性產(chǎn)生不利影響。例如,如果印制板兩條細(xì)平行線靠得很近,則會形成信號波形的延遲,在傳輸線的終端形成反射噪聲。因此,在設(shè)計印制電路板的時候,應(yīng)注意采用正確的方法。一、地線設(shè)計在電子設(shè)備中,接地是控制干擾的重要方法。如能將接地和屏蔽正確結(jié)合起來使用,可解決大部分干擾問題。電子設(shè)備中地線結(jié)構(gòu)大致有系統(tǒng)地、機(jī)殼地(屏蔽地、數(shù)字地(邏輯地和模擬地等。在地線設(shè)計中應(yīng)注意以下幾點:1.正確選擇單點接地與多點接地在低頻電路中,信號的工作

2、頻率小于1MHz ,它的布線和器件間的電感影響較小,而接地電路形成的環(huán)流對干擾影響較大,因而應(yīng)采用一點接地。當(dāng)信號工作頻率大于10MHz 時,地線阻抗變得很大,此時應(yīng)盡量降低地線阻抗,應(yīng)采用就近多點接地。當(dāng)工作頻率在110MHz 時,如果采用一點接地,其地線長度不應(yīng)超過波長的1/20,否則應(yīng)采用多點接地法。2.將數(shù)字電路與模擬電路分開電路板上既有高速邏輯電路,又有線性電路,應(yīng)使它們盡量分開,而兩者的地線不要相混,分別與電源端地線相連。要盡量加大線性電路的接地面積。3.盡量加粗接地線若接地線很細(xì),接地電位則隨電流的變化而變化,致使電子設(shè)備的定時信號電平不穩(wěn),抗噪聲性能變壞。因此應(yīng)將接地線盡量加粗

3、,使它能通過三位于印制電路板的允許電流。如有可能,接地線的寬度應(yīng)大于3mm.4.將接地線構(gòu)成閉環(huán)路設(shè)計只由數(shù)字電路組成的印制電路板的地線系統(tǒng)時,將接地線做成閉環(huán)路可以明顯的提高抗噪聲能力。其原因在于:印制電路板上有很多集成電路元件,尤其遇有耗電多的元件時,因受接地線粗細(xì)的限制,會在地結(jié)上產(chǎn)生較大的電位差,引起抗噪聲能力下降,若將接地結(jié)構(gòu)成環(huán)路,則會縮小電位差值,提高電子設(shè)備的抗噪聲能力。二、電磁兼容性設(shè)計電磁兼容性是指電子設(shè)備在各種電磁環(huán)境中仍能夠協(xié)調(diào)、有效地進(jìn)行工作的能力。電磁兼容性設(shè)計的目的是使電子設(shè)備既能抑制各種外來的干擾,使電子設(shè)備在特定的電磁環(huán)境中能夠正常工作,同時又能減少電子設(shè)備本

4、身對其它電子設(shè)備的電磁干擾。 F A S T -PC B1.選擇合理的導(dǎo)線寬度由于瞬變電流在印制線條上所產(chǎn)生的沖擊干擾主要是由印制導(dǎo)線的電感成分造成的,因此應(yīng)盡量減小印制導(dǎo)線的電感量。印制導(dǎo)線的電感量與其長度成正比,與其寬度成反比,因而短而精的導(dǎo)線對抑制干擾是有利的。時鐘引線、行驅(qū)動器或總線驅(qū)動器的信號線常常載有大的瞬變電流,印制導(dǎo)線要盡可能地短。對于分立元件電路,印制導(dǎo)線寬度在1.5mm 左右時,即可完全滿足要求;對于集成電路,印制導(dǎo)線寬度可在0.21.0mm 之間選擇。2.采用正確的布線策略采用平等走線可以減少導(dǎo)線電感,但導(dǎo)線之間的互感和分布電容增加,如果布局允許,最好采用井字形網(wǎng)狀布線結(jié)

5、構(gòu),具體做法是印制板的一面橫向布線,另一面縱向布線,然后在交叉孔處用金屬化孔相連。為了抑制印制板導(dǎo)線之間的串?dāng)_,在設(shè)計布線時應(yīng)盡量避免長距離的平等走線,盡可能拉開線與線之間的距離,信號線與地線及電源線盡可能不交叉。在一些對干擾十分敏感的信號線之間設(shè)置一根接地的印制線,可以有效地抑制串?dāng)_。為了避免高頻信號通過印制導(dǎo)線時產(chǎn)生的電磁輻射,在印制電路板布線時,還應(yīng)注意以下幾點:盡量減少印制導(dǎo)線的不連續(xù)性,例如導(dǎo)線寬度不要突變,導(dǎo)線的拐角應(yīng)大于90度禁止環(huán)狀走線等。時鐘信號引線最容易產(chǎn)生電磁輻射干擾,走線時應(yīng)與地線回路相靠近,驅(qū)動器應(yīng)緊挨著連接器。總線驅(qū)動器應(yīng)緊挨其欲驅(qū)動的總線。對于那些離開印制電路板的

6、引線,驅(qū)動器應(yīng)緊緊挨著連接器。數(shù)據(jù)總線的布線應(yīng)每兩根信號線之間夾一根信號地線。最好是緊緊挨著最不重要的地址引線放置地回路,因為后者常載有高頻電流。在印制板布置高速、中速和低速邏輯電路時,應(yīng)按照圖1的方式排列器件3.抑制反射干擾為了抑制出現(xiàn)在印制線條終端的反射干擾,除了特殊需要之外,應(yīng)盡可能縮短印制線的長度和采用慢速電路。必要時可加終端匹配,即在傳輸線的末端對地和電源端各加接一個相同阻值的匹配電阻。根據(jù)經(jīng)驗,對一般速度較快的TTL 電路,其印制線條長于10cm 以上時就應(yīng)采用終端匹配措施。匹配電阻的阻值應(yīng)根據(jù)集成電路的輸出驅(qū)動電流及吸收電流的最大值來決定。 F A S T -PC B三、去耦電容

7、配置在直流電源回路中,負(fù)載的變化會引起電源噪聲。例如在數(shù)字電路中,當(dāng)電路從一個狀態(tài)轉(zhuǎn)換為另一種狀態(tài)時,就會在電源線上產(chǎn)生一個很大的尖峰電流,形成瞬變的噪聲電壓。配置去耦電容可以抑制因負(fù)載變化而產(chǎn)生的噪聲,是印制電路板的可靠性設(shè)計的一種常規(guī)做法,配置原則如下:電源輸入端跨接一個10100uF 的電解電容器,如果印制電路板的位置允許,采用100uF 以上的電解電容器的抗干擾效果會更好。為每個集成電路芯片配置一個0.01uF 的陶瓷電容器。如遇到印制電路板空間小而裝不下時,可每410個芯片配置一個110uF 鉭電解電容器,這種器件的高頻阻抗特別小,在500kHz 20MHz 范圍內(nèi)阻抗小于1,而且漏

8、電流很小(0.5uA 以下。對于噪聲能力弱、關(guān)斷時電流變化大的器件和ROM 、RAM 等存儲型器件,應(yīng)在芯片的電源線(Vcc 和地線(GND 間直接接入去耦電容。去耦電容的引線不能過長,特別是高頻旁路電容不能帶引線四、印制電路板的尺寸與器件的布置印制電路板大小要適中,過大時印制線條長,阻抗增加,不僅抗噪聲能力下降,成本也高;過小,則散熱不好,同時易受臨近線條干擾。在器件布置方面與其它邏輯電路一樣,應(yīng)把相互有關(guān)的器件盡量放得靠近些,這樣可以獲得較好的抗噪聲效果。如圖2所示。時種發(fā)生器、晶振和CPU 的時鐘輸入端都易產(chǎn)生噪聲,要相互靠近些。易產(chǎn)生噪聲的器件、小電流電路、大電流電路等應(yīng)盡量遠(yuǎn)離邏輯電

9、路,如有可能,應(yīng)另做電路板,這一點十分重要。五、熱設(shè)計從有利于散熱的角度出發(fā),印制版最好是直立安裝,板與板之間的距離一般不應(yīng)小于2cm ,而且器件在印制版上的排列方式應(yīng)遵循一定的規(guī)則:。對于采用自由對流空氣冷卻的設(shè)備,最好是將集成電路(或其它器件按縱長方式排列;對于采用強(qiáng)制空氣冷卻的設(shè)備,最好是將集成電路(或其它器件按橫長方式排列。同一塊印制板上的器件應(yīng)盡可能按其發(fā)熱量大小及散熱程度分區(qū)排列,發(fā)熱量小或耐熱性差的器件(如小信號晶體管、小規(guī)模集成電路、電解電容等放在冷卻氣流的最上流(入口處,發(fā)熱量大或耐熱性好的器件(如功率晶體管、大規(guī)模集成電路等放在冷卻氣流最下游。在水F A S T -PC B平方向上,大功率器件盡量靠近印制板邊沿布置,以便縮短傳熱路徑;在垂直方向上,大功率器件盡量靠近印制板上方布置,以便減少這些器件工作時對其它器件溫度的影響。對溫度比較敏感的器件(如熱敏電阻、電解電容等最好安置在溫度最低的區(qū)域(如設(shè)備的底部,千萬不要將它放在發(fā)熱器件的正上方,多個器件最好是在水平面上交錯布局。設(shè)備內(nèi)印制板的散熱主要依靠空氣流動,所以在設(shè)計時要研究空氣流動路徑,合理配置器件或印制電路板?？諝饬鲃訒r總是趨向于阻力小的地方流動,所以在印制電路板上配置器件時,要避免在某個區(qū)域留有較大的空域。整機(jī)中多塊印制電路板的配置也應(yīng)