晶振的匹配電容

1、12M配30P；24M配22P；大于33M的配5-15P及10K電阻。 一般的電路里晶振旁邊都接了兩個電容，是起什么作用的啊請教高手的指點啊 答 1:諧振組成振蕩器電路 諧振 答 2:啟振電容。有空就翻幾個老帖出來看看，里面應(yīng)該有。 答 3:電容三點試振蕩器的槽路電容，正反饋量由此兩個電容分壓決定 答 4:負載電容 用來糾正晶體的振蕩頻率用的 答 5:re 答 6:re    正說，是為了穩(wěn)定振蕩頻率；俗說，就是劫持干擾。    電容與內(nèi)部電路共同組成一定頻率的振蕩，這個電容是硬連接，固定頻率能力很強，其他頻率的干

2、擾就很難進來了。    想起一個笑話，大概意思就是本飛機被我劫持了，其他劫持者等下次吧。這個電容就是本次劫機者。 答 7:晶振電路其實是個電容三點式振蕩電路，輸出是正玄波晶體等效于電感，加兩個槽路分壓電容，輸入端的電容越小，正反饋量越大。 答 8:負載電容每個晶振都會有的參數(shù) 例如：穩(wěn)定度是多少PPN  負載電容是多少PF等。當晶振接到震蕩電路上 在震蕩電路所引入的電容不符合晶振的負載電容的容量要求時 震蕩電路所出的頻率就會和晶振所標的頻率不同 例如：一個4.0000MHz  +-20PPN 負載電容是16PF 的

3、晶振當負載電容是10PF時 震蕩電路所出的頻率就可能會是4.0003MHz當負載電容是20PF時 震蕩電路所出的頻率就可能會是3.9997MHz晶振負載電容有2種接法 1 并聯(lián)在晶振上 2 串聯(lián)在晶振上 第2種比較常用 2個腳都接一個電容對交流地 在一些對頻率精度要求高的電路上如PLL的基準等。就是并多個可調(diào)電容來微調(diào)頻率的如果對頻率精度要求不高就用固定電容就行了 晶振是晶體振蕩器的簡稱，在電氣上它可以等效成一個電容和一個電阻并聯(lián)再串聯(lián)一個電容的二端網(wǎng)絡(luò)，電工學(xué)上這個網(wǎng)絡(luò)有兩個諧振點，以頻率的高低分其中較低 的頻率是串聯(lián)諧振，較高的頻率是并聯(lián)諧振。由于晶體自身的特性致使這兩個頻率的距離相當?shù)慕?/p>

4、近，在這個極窄的頻率范圍內(nèi)，晶振等效為一個電感，所以只要晶 振的兩端并聯(lián)上合適的電容它就會組成并聯(lián)諧振電路。這個并聯(lián)諧振電路加到一個負反饋電路中就可以構(gòu)成正弦波振蕩電路，由于晶振等效為電感的頻率范圍很窄， 所以即使其他元件的參數(shù)變化很大，這個振蕩器的頻率也不會有很大的變化。 晶振有一個重要的參數(shù)，那就是負載電容值，選擇與負載電容值相等的并聯(lián)電容，就可以得到晶振標稱的諧振頻率。 一般的晶振振蕩電路都是在一個反相放大器（注意是放大器不是反相器）的兩端接入晶振，再有兩個電容分別接到晶振的兩端，每個電容的另一端再接到地，這兩個 電容串聯(lián)的容量值就應(yīng)該等于負載電容，請注意一般IC的引腳都有等效輸入電容，

5、這個不能忽略。 一般的晶振的負載電容為15p或12.5p ，如果再考慮元件引腳的等效輸入電容，則兩個22p的電容構(gòu)成晶振的振蕩電路就是比較好的選擇。 晶振是為電路提供頻率基準的元器件，通常分成有源晶振和無源晶振兩個大類，無源晶振需要芯片內(nèi)部有振蕩器，并且晶振的信號電壓根據(jù)起振電路而定，允許不同 的電壓，但無源晶振通常信號質(zhì)量和精度較差，需要精確匹配外圍電路（電感、電容、電阻等），如需更換晶振時要同時更換外圍的電路。有源晶振不需要芯片的內(nèi) 部振蕩器，可以提供高精度的頻率基準，信號質(zhì)量也較無源晶振要好。 每種芯片的手冊上都會提供外部晶振輸入的標準電路，會表明芯片的最高可使用頻率等參數(shù)，在設(shè)計電路時

6、要掌握。與計算機用CPU不同，單片機現(xiàn)在所能接收的 晶振頻率相對較低，但對于一般控制電路來說足夠了。 另外說明一點，可能有些初學(xué)者會對晶振的頻率感到奇怪，12M、24M之類的晶振較好理解，選用如11.0592MHZ的晶振給人一種奇怪的感覺，這個問 題解釋起來比較麻煩，如果初學(xué)者在練習(xí)串口編程的時候就會對此有所理解，這種晶振主要是可以方便和精確的設(shè)計串口或其它異步通訊時的波特率。 問： 我發(fā)現(xiàn)在使用晶振時會和它并一個電阻,一般1M以上,我把它去掉,板子仍可正常工作,請問這個電阻有什么用?可以不用嗎? 我有看到過不用的!不理解 答： 這個電阻是反饋電阻，是為了保證反相器輸入端的工作點電壓在VDD/

7、2，這樣在振蕩信號反饋在輸入端時，能保證反相器工作在適當?shù)墓ぷ鲄^(qū)。雖然你去掉該電 阻時，振蕩電路仍工作了。但是如果從示波器看振蕩波形就會不一致了，而且可能會造成振蕩電路因工作點不合適而停振。所以千萬不要省略此電阻。 這個電阻是為了使本來為邏輯反相器的器件工作在線性區(qū), 以獲得增益, 在飽和區(qū)是沒有增益的, 而沒有增益是無法振蕩的. 如果用芯片中的反相器來作振蕩, 必須外接這個電阻, 對于CMOS而言可以是1M以上, 對于TTL則比較復(fù)雜, 視不同類型(S,LS.)而定. 如果是芯片指定的晶振引腳, 如在某些微處理器中, 常常可以不加, 因為芯片內(nèi)部已經(jīng)制作了, 要仔細閱讀DATA SHEET的

8、有關(guān)說明. 和晶振并聯(lián)的電阻作為負載，一般1M歐。也有和晶振串聯(lián)的電阻為諧振電阻。. 問：晶振的參數(shù)里有配用的諧振電容值。比如說32.768K的是12.5pF；4.096M的是20pF. 這個值和實際電路中晶振上接的兩個電容值是什么關(guān)系？像DS1302用的就是32.768K的晶振，它內(nèi)部的電容是6pF的 答： 你所說的是晶振的負載電容值。指的是晶振交流電路中，參與振蕩的，與晶振串聯(lián)或并聯(lián)的電容值。晶振電路的頻率主要由晶振決定，但既然負載電容參與振蕩，必 然會對頻率起微調(diào)作用的。負載電容越小，振蕩電路頻率就會越高4.096MHz的負載電容為20pF，說明晶振本身的諧振頻率<4.096MHz

9、， 但如果讓20pF的電容參與振蕩，頻率就會升高為4.096MHz?；蛟S有人會問為什么這么麻煩，不如將晶振直接做成4.096MHz而不用負載電容？不 是沒有這樣的晶振，但實際電路設(shè)計中有多種振蕩形式，為了振蕩反饋信號的相移等原因，也有為了頻率偏差便于調(diào)整等原因，大都電路中均有電容參與振蕩。為了 準確掌握晶振電路中該用多大的電容，只要把握晶體負載電容應(yīng)等于振蕩回路中的電容+雜散電容就可以了。你所說的IC中6pF的電容就可看作雜散電容 問：The load capacitance (CL) of my parallel resonant crystal is rated at 20pF. How

10、do I calculate the value of the load capacitors used in my parallel resonant oscillator circuit? 答：Use this formula to approximate the value of capacitors needed: CL=(C1 x C2) / (C1 + C2) + Cstray Cstray is the stray capacitance in the circuit, typically 2-5pF. If the oscillation frequency is high,

11、the capacitor values should be increased to lower the frequency. If the frequency is low, the capacitor values should be decreased, thus raising the oscillation frequency. When CL =20pF, C1 and C2 will be approximately 27-33pF each, depending on the amount of stray capacitance. 問：What is load capaci

12、tance? 答：Load capacitance is defined as being the total capacitance present in an oscillator circuit as measured or calculated acrossthe pins of the crystal socket. Load capacitance has the effect of increasing the frequency of a crystal unit. Please see the tutorial section for a complete explanati

13、on. 晶體元件的負載電容是指在電路中跨接晶體兩端的總的外界有效電容。是指晶振要正常震蕩所需要的電容。一般外接電容，是為了使晶振兩端的等效電容等于或接近 負載電容。要求高的場合還要考慮ic輸入端的對地電容。應(yīng)用時一般在給出負載電容值附近調(diào)整可以得到精確頻率。此電容的大小主要影響負載諧振頻率和等效負 載諧振電阻。 晶振的負載電容=(Cd*Cg)/(Cd+Cg)+Cic+C式中Cd,Cg為分別接在晶振的兩個腳上和對地的電容,Cic（集成電路內(nèi)部電 容）+C（PCB上電容).就是說負載電容15pf的話，兩邊個接27pf的差不多了，一般a為6.513.5pF 各種邏輯芯片的晶振引腳可以等效為電容三點式

14、振蕩器. 晶振引腳的內(nèi)部通常是一個反相器, 或者是奇數(shù)個反相器串聯(lián). 在晶振輸出引腳 XO 和晶振輸入引腳 XI 之間用一個電阻連接, 對于 CMOS 芯片通常是數(shù) M 到數(shù)十 M 歐之間. 很多芯片的引腳內(nèi)部已經(jīng)包含了這個電阻, 引腳外部就不用接了. 這個電阻是為了使反相器在振蕩初始時處與線性狀態(tài), 反相器就如同一個有很大增益的放大器, 以便于起振. 石英晶體也連接在晶振引腳的輸入和輸出之間, 等效為一個并聯(lián)諧振回路, 振蕩頻率應(yīng)該是石英晶體的并聯(lián)諧振頻率. 晶體旁邊的兩個電容接地, 實際上就是電容三點式電路的分壓電容, 接地點就是分壓點. 以接地點即分壓點為參考點, 振蕩引腳的輸入和輸出是

15、反相的, 但從并聯(lián)諧振回路即石英晶體兩端來看, 形成一個正反饋以保證電路持續(xù)振蕩. 在芯片設(shè)計時, 這兩個電容就已經(jīng)形成了, 一般是兩個的容量相等, 容量大小依工藝和版圖而不同, 但終歸是比較小, 不一定適合很寬的頻率范圍. 外接時大約是數(shù) PF 到數(shù)十 PF, 依頻率和石英晶體的特性而定. 需要注意的是: 這兩個電容串聯(lián)的值是并聯(lián)在諧振回路上的, 會影響振蕩頻率. 當兩個電容量相等時, 反饋系數(shù)是 0.5, 一般是可以滿足振蕩條件的, 但如果不易起振或振蕩不穩(wěn)定可以減小輸入端對地電容量, 而增加輸出端的值以提高反饋量. 設(shè)計考慮事項： 1.使晶振、外部電容器（如果有）與 IC之間的信號線盡可能保持最短。當非常低的電流通過IC晶振振蕩器