非晶硅反熔絲FPGA提升系統(tǒng)可靠性

1、非晶硅反熔絲FPGA提升系統(tǒng)可靠性現(xiàn)場(chǎng)可編程門陣列（FPGA）技術(shù)因其提供的設(shè)計(jì)靈活性,已為系統(tǒng)設(shè)計(jì)人員廣泛采用。非晶硅反熔絲FPGA技術(shù)尤其有用,它可以提供一種高電路密度與低功耗,以及非易失性編程和高可靠性的組合。為了充分發(fā)揮其可靠性,FPGA廠商需要考慮反熔絲的崩潰（wear-out）機(jī)制,并通過一種設(shè)計(jì)、測(cè)試、軟件工具和編程控制的組合來避免崩潰。非晶硅反熔絲的最基本要素是利用非晶硅作為一種電介質(zhì)將兩個(gè)電極分開（圖1）。在一般情況下,這種電介質(zhì)可表現(xiàn)出G級(jí)的阻抗,可有效地隔離電極。不過,在施加一個(gè)合適的編程電壓和電流時(shí),非晶硅的一個(gè)區(qū)域會(huì)形成一個(gè)連接電極的傳導(dǎo)通道（100）。已編程反熔絲在

2、其工作范圍內(nèi)的表現(xiàn)像一個(gè)穩(wěn)定、可靠的線性電阻器,而且在器件的壽命期間始終可以保持其低阻值。不過,如果已編程反熔絲單元遭損壞,它會(huì)呈現(xiàn)一種非線性行為,其電阻就會(huì)變得不穩(wěn)定。一個(gè)損壞的已編程反熔絲的阻值可能出現(xiàn)從上百到上萬歐姆的變化,當(dāng)巨大的電流通過它時(shí),還可能從根本上改變其使用壽命期限。如果所使用的器件包含損壞的反熔絲單元,就可能造成這種不穩(wěn)定的現(xiàn)場(chǎng)故障。如果反熔絲是用來連接一個(gè)高或低邏輯門,那么,損壞的反熔絲仍然會(huì)使其門保持在適當(dāng)?shù)倪壿嬰娖?。不過,線路電阻和負(fù)載電容具有CMOS邏輯電路的信號(hào)傳播和切換速度的功能。那么,在一個(gè)高速電路中,損壞的反熔絲的不穩(wěn)定阻值可能引起電路時(shí)序的變化。延遲的變化

3、可能從幾納秒到幾微秒,從而導(dǎo)致難以診斷的現(xiàn)場(chǎng)故障。流經(jīng)反熔絲的過大的工作電流是引起損壞的常見原因。圖2所示已編程反熔絲單元的平均故障時(shí)間是直流電流密度的函數(shù),即用實(shí)際電流除以反熔絲傳導(dǎo)路徑的截面積。該路徑的截面積是編程電流與編程算法,以及編程脈沖的高度、寬度和極性的函數(shù),通常為幾百平方納米。從直流數(shù)據(jù)顯示,增加電流密度流經(jīng)已編程反熔絲可顯著加速故障的出現(xiàn)。這種巨大的依賴性也意味著減少工作電流可以顯著延長(zhǎng)已編程反熔絲的壽命。在FPGA的正常工作條件下,不會(huì)出現(xiàn)這樣的直流電流。通常,一個(gè)設(shè)計(jì)中的已編程反熔絲需要將一個(gè)CMOS驅(qū)動(dòng)電路連接到一個(gè)容性網(wǎng)絡(luò)。在這種情況下,只有交流容性電流流過已編程反熔絲

4、。作為開關(guān)頻率、負(fù)載電容、反熔絲電阻和驅(qū)動(dòng)器輸出的函數(shù)的峰值交流電流,可能對(duì)已編程反熔絲造成影響,并導(dǎo)致在使用壽命期限內(nèi)出現(xiàn)故障。圖3所示為在作為電流密度函數(shù)的故障發(fā)生之前,反熔絲所能保持的時(shí)鐘周期數(shù),從而顯示出對(duì)直流電流同樣的巨大的依賴性?？刂乒ぷ鳁l件,可以充分提高器件的可靠性。除此以外,邏輯設(shè)計(jì)、設(shè)計(jì)布線、反熔絲程序排序和測(cè)試期間的各種因素都可能影響可靠性。在以下步驟當(dāng)中適當(dāng)?shù)匦⌒木涂梢詼p少損壞已編程反熔絲的可能性： 設(shè)計(jì)在邏輯設(shè)計(jì)期間,遵循一些簡(jiǎn)單的規(guī)則可能有助于通過避免風(fēng)險(xiǎn)處境保證可靠性。防止正常工作過程中反熔絲單元的編程疏忽,例如,避免把反熔絲直接連接到任何外部信號(hào)或電源總線上。電源

5、和接地總線的外部信號(hào)或瞬變?cè)肼暱赡茉跊]有編程的和正在編程的反熔絲之間產(chǎn)生過高的電壓。 制造測(cè)試須在晶圓級(jí)對(duì)沒有編程的反熔絲進(jìn)行全面測(cè)試,以保證它們的編程電壓不會(huì)過低,并使它們?nèi)匀槐３制涓咦柚档姆蔷幊虪顟B(tài)。在最后測(cè)試過程中透過類似的檢查,可保證沒有編程的反熔絲不會(huì)在封裝期間受到損壞。晶圓級(jí)測(cè)試和最后測(cè)試應(yīng)該驗(yàn)證編程電路可以通過適當(dāng)?shù)碾妷汉碗娏?。最后檢查會(huì)在編程之前,在編程器里進(jìn)行,以保證反熔絲不會(huì)在最終測(cè)試之后損壞。 設(shè)計(jì)布線設(shè)計(jì)布線是在創(chuàng)建最后的電路網(wǎng)絡(luò),可以依次確定每個(gè)已編程反熔絲的有效的下游電容。若電容保持在設(shè)置閾值以下將會(huì)限制流經(jīng)已編程反熔絲的峰值交流電流,因此,設(shè)計(jì)布線軟件可以通過限制

6、下游電容來減少在大電流條件下工作的反熔絲單元的數(shù)目。對(duì)于不同速度的應(yīng)用,可以選擇容性線路更短的布線,或?qū)Υ蟮木W(wǎng)絡(luò)進(jìn)行緩沖來創(chuàng)建更小的容性網(wǎng)絡(luò)。減少工作在大電流條件下的反熔絲單元的數(shù)目可以增加已編程元件的可靠性。 反熔絲排序?qū)σ丫幊谭慈劢z的狀態(tài)的控制是一個(gè)經(jīng)常被忽略的步驟。隨著器件的編程,網(wǎng)絡(luò)開始形成。施加到一個(gè)網(wǎng)絡(luò)上的編程脈沖可以對(duì)連接到另一個(gè)網(wǎng)絡(luò)的任何反熔絲進(jìn)行容性編程。所以,反熔絲可能出現(xiàn)損壞,從而導(dǎo)致生產(chǎn)甚至是可靠性方面的問題。時(shí)序控制器軟件應(yīng)該可以防止這些情況的發(fā)生,并找出一種替代的時(shí)序。 編程編程電流的控制對(duì)保證反熔絲的可靠性非常關(guān)鍵?？煽啃员仁怯闪鹘?jīng)一個(gè)已編程反熔絲的最差情況下的峰

7、值交流工作電流與用于編程算法的編程電流之間的比率決定的 ：設(shè)置這個(gè)比率需要充分理解編程算法和建立在反熔絲導(dǎo)電細(xì)絲（conductive filament）上的電流的影響。為了使這個(gè)比率得以保持,在對(duì)每個(gè)反熔絲進(jìn)行編程時(shí),編程器應(yīng)該控制其輸出的電流。如果每個(gè)脈沖期間的編程電流低于設(shè)置最小值,元件的編程就會(huì)失敗。同樣,編程電流應(yīng)該再一次以較低的電壓進(jìn)行測(cè)量,以保證已編程反熔絲的IV特性,并使編程路徑符合規(guī)范。當(dāng)測(cè)量的電流之一超出了該規(guī)范的限制時(shí),盡管元件可能發(fā)揮適當(dāng)?shù)淖饔?但可能使反熔絲連接變得不可靠。通過編程期間對(duì)元件的抑制,編程器就可以防止可能出現(xiàn)的現(xiàn)場(chǎng)故障。將非晶硅FPGA技術(shù)與ASIC集成在一起作為嵌入式應(yīng)用的開發(fā)人員,應(yīng)該保證他們的設(shè)計(jì)和工具最大限度地減少對(duì)已編程反熔絲單元的壓力和因此而降低可靠性的可能性。反熔絲技術(shù)廠商正在繼續(xù)努力使人們了解和減少其技術(shù)的故障機(jī)制。那些