組合邏輯電路單元測試題

1、組合邏輯電路單元測試題一、選擇填空（20分）1若在編碼器中有50個(gè)編碼對象，則要求輸出二進(jìn)制代碼位數(shù)為（ ）位。 A. 5 B. 6 C.10 D. 502一個(gè)16選1的數(shù)據(jù)選擇器，其地址（選擇控制）輸入端有（ ）個(gè)。A. 1 B. 2 C. 4 D. 163一個(gè)4選1的數(shù)據(jù)選擇器，其輸入端有（ ）個(gè)。A. 1 B. 2 C. 4 D. 84八路數(shù)據(jù)分配器，其地址輸入端有（ ）個(gè)。A. 1 B. 2 C. 3 D. 4 5一個(gè)譯碼器若有100個(gè)譯碼輸出端，則譯碼輸入端有（ ）個(gè)。A. 5 B. 6 C. 7 D. 8 6用4選1數(shù)據(jù)選擇器實(shí)現(xiàn)函數(shù), 應(yīng)使( )。A. D0=D2=0， D1=D

2、3=1 B. D0=D2=1 ，D1=D3=0 C. D0=D1=0 ，D2=D3=1 D. D0=D1=0， D2=D3=0 774LS138是3線-8線譯碼器，譯碼為輸出低電平有效，若輸入為A2A1A0=110時(shí)，輸出分別應(yīng)為 。8用3線-8線譯碼器74LS138實(shí)現(xiàn)原碼輸出的8路數(shù)據(jù)分配器，應(yīng)S1= ， ， 。 9以下電路中，加以適當(dāng)輔助門電路，( )適于實(shí)現(xiàn)單輸出組合邏輯電路。A. 二進(jìn)制譯碼器 B. 數(shù)據(jù)選擇器 C. 數(shù)值比較器 D. 七段顯示譯碼器10組合邏輯電路消除競爭冒險(xiǎn)的方法有( )。A. 修改邏輯設(shè)計(jì) B. 在輸出端接入濾波電容C. 后級加緩沖電路 D. 屏蔽輸入信號的尖峰

3、干擾11在二-十進(jìn)制譯碼器中，偽碼應(yīng)做約束項(xiàng)處理( )。A.對 B.錯(cuò)12編碼器在任何時(shí)刻只能對一個(gè)輸入信號進(jìn)行編碼( )。A.對 B.錯(cuò)13優(yōu)先編碼器的輸入信號是相互排斥的，不容許多個(gè)編碼信號同時(shí)有效( )。A.對 B.錯(cuò)114二進(jìn)制譯碼器相當(dāng)于是一個(gè)最小項(xiàng)發(fā)生器，便于實(shí)現(xiàn)組合邏輯電路( )。A.對 B.錯(cuò)115數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能正好相反，互為逆過程( )。A.對 B.錯(cuò)116編碼和譯碼是互逆的過程( )。 A.對 B.錯(cuò)17共陰發(fā)光二極管數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來驅(qū)動(dòng) 。A.對 B.錯(cuò)18圖示邏輯電路實(shí)現(xiàn) 邏輯功能，電路的輸出Q= ；L= 。二、試分析圖所

4、示電路的功能。 （10分）三、試用與非門設(shè)計(jì)一個(gè)數(shù)據(jù)選擇電路。S1、S0為選擇端，A、B為數(shù)據(jù)輸入端。選擇電路的功能見下表。選擇電路可以反變量輸入。 （10分）S1 S0F0 00 11 01 1ABA+BAB四、用74138和74151組成圖所示16通道數(shù)據(jù)傳輸系統(tǒng)，可將任一輸入通道的輸入數(shù)據(jù)從任一輸出通道輸出。 （10分）I0I15I1Y0Y1Y15輸入通道選擇輸出通道選擇五、試用輸出低電平有效的3線-8線譯碼器和邏輯門設(shè)計(jì)一組合電路。該電路輸入X，輸出F均為三位二進(jìn)制數(shù)。二者之間關(guān)系如下： （10分）2X5時(shí): F=X+2 X<2時(shí): F=1 X>5時(shí): F=0 六、試說明圖

5、所示兩個(gè)邏輯圖的功能是否一樣? （10分）Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 Y10Y11Y1 2 Y13Y14Y15七、用74LS138和74LS151和少量與非門實(shí)現(xiàn)組合邏輯電路。當(dāng)控制變量C2C1C0=000時(shí)：F=0；C2C1C0=001時(shí)：F=ABC；C2C1C0=010時(shí)：F=A+B+C；C2C1C0=011時(shí)：F=；C2C1C0=100時(shí)：F=；C2C1C0=101時(shí)：F=；C2C1C0=110時(shí)：F=AB+AC+BC；C2C1C0=111時(shí)：F=1。 （14分） 八、試用74LS283實(shí)現(xiàn)8421碼的加法運(yùn)算。（提示：進(jìn)行8421碼相加時(shí)，若和數(shù)小于等于9時(shí)，無需修正，即74LS283輸出為8