存儲(chǔ)器與CPU的連接-文檔資料

1、1計(jì)算機(jī)組成原理存儲(chǔ)器與CPU的連接2SRAM芯片-21141K4 SRAM3DRAM芯片-216464K1 DRAM4EPROM芯片-27162K8 EPROM5存儲(chǔ)芯片引腳n地址引腳n數(shù)據(jù)引腳n讀寫(xiě)控制n片選信號(hào) / 芯片允許n電源 / 地線n其他6存儲(chǔ)容量擴(kuò)展n字長(zhǎng)擴(kuò)展（位擴(kuò)展）n容量擴(kuò)展（字?jǐn)U展）n字長(zhǎng)、容量同時(shí)擴(kuò)展（字位同時(shí)擴(kuò)展）7字長(zhǎng)擴(kuò)展實(shí)例21142114A9A0D7D0WECS21141K4位SRAM 由2片1K4位的芯片組成1K8位的存儲(chǔ)器 8容量擴(kuò)展實(shí)例CS1CS01K8位1K8位A9A0D7D0WEA101由2片1K8位的芯片組成2K8位的存儲(chǔ)器 9字位同時(shí)擴(kuò)展實(shí)例由8片

2、1K4位的芯片組成4K8位的存儲(chǔ)器 1074138譯碼器1174138的函數(shù)表1274139譯碼器1374139的函數(shù)表14設(shè)計(jì)步驟n分析地址空間分配n進(jìn)行合理的芯片選擇n制定地址譯碼方案n繪制存儲(chǔ)器配置連接圖地址線的連接數(shù)據(jù)線的連接讀/寫(xiě)命令線的連接片選線的連接15例題1設(shè)CPU有16根地址線，8根數(shù)據(jù)線，并用 作訪存控制信號(hào)（低電平有效），用 作讀寫(xiě)控制信號(hào)（高電平為讀，低電平為寫(xiě)）?，F(xiàn)有下列存儲(chǔ)芯片：1K4位RAM；4K8位RAM；8K8位RAM；2K8位ROM；4K8位ROM；8K8位ROM及74LSl38譯碼器和各種門(mén)電路。畫(huà)出CPU與存儲(chǔ)器的連接圖，要求主存的地址空間滿足下述條件：

3、最小8K地址為系統(tǒng)程序區(qū)，與其相鄰的16K地址為用戶程序區(qū)，最大4K地址空間為系統(tǒng)程序工作區(qū)。詳細(xì)畫(huà)出存儲(chǔ)芯片的片選邏輯并指出存儲(chǔ)芯片的種類及片數(shù)。 MREQWR16地址空間分配00001FFF 系統(tǒng)程序區(qū)8K20005FFF用戶程序區(qū)16K6000EFFF 空閑36KF000FFFF 系統(tǒng)程序工作區(qū) 4K17芯片選擇和譯碼方案根據(jù)地址范圍的容量及其在計(jì)算機(jī)系統(tǒng)中的作用，確定最小為8K系統(tǒng)程序區(qū)選一片8K8位ROM；與其相鄰的16K用戶程序區(qū)選2片8K8位RAM；最大為4K系統(tǒng)程序工作區(qū)選1片4K8位RAM。將CPU的低13位地址線A12A0與1片8K8位ROM和兩片8K8位RAM的地址線相連

4、；將CPU的低12位地址線A11A0與1片4K8位RAM的地址線相連。18連接圖19例題2設(shè)CPU有16根地址線，8根數(shù)據(jù)線，并用 作訪存控制信號(hào)（低電平有效），用 作讀寫(xiě)控制信號(hào)（高電平為讀，低電平為寫(xiě)）。現(xiàn)有下列存儲(chǔ)芯片：1K4位RAM；4K8位RAM；8K8位RAM；2K8位ROM；4K8位ROM；8K8位ROM及74LSl38譯碼器和各種門(mén)電路。畫(huà)出CPU與存儲(chǔ)器的連接圖，要求：（1）主存地址空間分配： 6000H67FFH為系統(tǒng)程序區(qū)； 6800H6BFFH為用戶程序區(qū)。（2）合理選用上述存儲(chǔ)芯片，說(shuō)明各選幾片。（3）詳細(xì)畫(huà)出存儲(chǔ)芯片的片選邏輯圖。 MREQWR20地址空間分配000

5、05FFF 空閑24K600067FF系統(tǒng)程序區(qū) 2K68006BFF 用戶程序區(qū) 1K6C00FFFF 空閑37K21選擇存儲(chǔ)芯片 由6000H67FFH系統(tǒng)程序區(qū)的范圍，應(yīng)選1片2K8位的ROM，無(wú)需選4K8位和8K8位的ROM，否則就浪費(fèi)了。由6800H6BFFH用戶程序區(qū)的范圍，應(yīng)選2片1K4位的RAM芯片，選其他芯片也必然浪費(fèi)。 22連接圖23例題3某機(jī)器中，已知配有一個(gè)地址空間為0000H3FFFH的ROM區(qū)域?，F(xiàn)在再用一個(gè)RAM芯片（8K8）形成40K16位的RAM區(qū)域，起始地為6000H。假設(shè)RAM芯片有和信號(hào)控制端。CPU的地址總線為A15A0，數(shù)據(jù)總線為D15D0 ，控制信號(hào)為 （讀/寫(xiě)）、 （訪存），要求： (1)畫(huà)出地址譯碼方案。 (2)將ROM與RAM同CPU連接。 WRMREQ24地址空間分配00003FFF ROM區(qū)16K40005FFF 空閑8K6000FFFF RAM區(qū)40K對(duì)A15A13譯碼，則譯碼器的輸出地址范圍如下表所示：25譯碼方案Y000001FFF8KROMY120003FFF8KROMY240005FFF8K空閑Y360007FFF8KRAMY480009FFF8KRAMY5A000BFFF8KRAMY6C000DFFF8KRAMY7E000FFFF8KRAM26連接圖方案127連接圖方案2CPUROMRA