基于誤差修正算法的并行交替采樣

1、基于誤差修正算法的并行交替采樣    基于誤差修正算法的并行交替采樣ADC的應(yīng)用     并行交替采樣ADC原理并行交替采樣ADC(Time-interleaved ADC, TI-ADC)結(jié)構(gòu)能夠?qū)⒍嗥鄬?duì)低采樣率的ADC芯片組合起來構(gòu)成高采樣率系統(tǒng).TI-ADC的缺陷由于制造工藝的原因,通道間失配誤差會(huì)降低整個(gè)TI-ADC系統(tǒng)的SNR和SFDR. 三種失配誤差:偏置誤差(Offset Error)增益誤差(Gain Error)采樣間隔誤差(Timing-skew Error)增益誤差(Gain Mismatc

2、h) 增益失配的示意圖增益失配的時(shí)域和頻域分析時(shí)域分析頻域分析基本誤差信號(hào)周期等于單個(gè)ADC采樣周期(fs/M)誤差信號(hào)的幅度被輸入正弦信號(hào)的幅度所調(diào)制最大誤差發(fā)生在輸入正弦波的峰值處誤差信號(hào)的包絡(luò)線頻率等于輸入正弦波頻率頻域中的噪聲峰: f noise = fin + k x fs/M噪聲頻率與輸入信號(hào)頻率相關(guān) 噪聲頻率與采樣頻率相關(guān)k = i/M采樣間隔誤差(Phase Mismatch)時(shí)鐘相位失配的示意圖時(shí)鐘相位失配的時(shí)域和頻域分析時(shí)域分析頻域分析基本誤差信號(hào)周期等于單個(gè)ADC采樣周期(fs/M)誤差信號(hào)的幅度被輸入正弦信號(hào)的導(dǎo)數(shù)所調(diào)制最大誤差發(fā)生在輸入正弦波的過零處誤差信號(hào)的包絡(luò)線頻

3、率等于輸入正弦波頻率,但相 相位與增益誤差信號(hào)相差90度頻域中的噪聲峰: f noise = fin + k x fs/M噪聲頻率與輸入信號(hào)頻率相關(guān)噪聲頻率與采樣頻率相關(guān)k = i/M偏置誤差(Offset Mismatch)偏置失配的示意圖偏置失配的時(shí)域和頻域分析時(shí)域分析頻域分析誤差與輸入信號(hào)在時(shí)域和頻域均無關(guān)誤差信號(hào)周期等于單個(gè)ADC采樣周期頻域中的噪聲峰: f noise = k x fs/m噪聲頻率與采樣頻率相關(guān)k = i/M三種誤差的總效應(yīng)Total Mismatch error:增益和時(shí)間相位誤差:偏置誤差:數(shù)字后處理系統(tǒng)框圖數(shù)字后處理算法研究誤差估計(jì)算法誤差修正算法混合濾波器組系

4、統(tǒng)分析TI-ADCTI-ADC:TI-ADC重構(gòu)濾波器(1)假設(shè)x(t)是1st Nyquist內(nèi)的帶限信號(hào),則y(n)的Fourier transformation可以寫成:其中:TI-ADC重構(gòu)濾波器(2)重構(gòu)濾波器:其中與 (m+1)k 是 矩陣 A-1(d)的元素TI-ADC重構(gòu)濾波器(3)重構(gòu)濾波器的沖激響應(yīng)TI-ADC重構(gòu)濾波器(4)重構(gòu)濾波器組的多相實(shí)現(xiàn)結(jié)構(gòu):頻率相關(guān)的修正方法TI-ADC硬件設(shè)計(jì)Offset Error: (LSB)18.9 9.0 19.1 14.0Gain Error: (%)0 -2.01 -1.57 -0.80Time Error: (ps)0 -2.6

5、 15.1 37.6修正前:SINAD = 40.1dBSFDR = 41.0dB修正后:SINAD = 66.4dBSFDR = 92.1dB8bit 4Gsps TIADC(1)8bit 4Gsps TIADCAT84AD001BADC數(shù)據(jù)接收和存儲(chǔ)8bit 4Gsps TIADC(2)模擬前端:功分器+變壓器多相時(shí)鐘產(chǎn)生:集成鎖相環(huán)+延遲線 高速LVDS信號(hào)接收8bit 4Gsps TIADC (3)Fin = 803.0MHzOffset Error: (LSB)0 -3.78 -10.66 -3.38Gain Error: (%)0 -2.65 -0.48 -1.69Time Err

6、or: (ps)0 -39.63 -22.91 -81.22修正前:SINAD = 17.3dBSFDR = 19.4dB修正后:SINAD = 35.4dBSFDR = 50.8dB8bit 500Msps TIADC(1)8bit 500Msps TIADCAD9480ADC數(shù)據(jù)接收和存儲(chǔ)8bit 500Msps TIADC(2)模擬前端:可變?cè)鲆娣糯笃鞫嘞鄷r(shí)鐘產(chǎn)生:集成鎖相環(huán)DDR SDRAM大容量數(shù)據(jù)緩存8bit 4Gsps TIADC (3)Fin = 50.0MHzOffset Error: (LSB)0 -4.1Gain Error: (%)0 1.006 Time Error: (ps)0 47.3 修正前:SINAD = 35.5dBSFDR = 35.2dB修正后:SINAD = 44.6dBSFDR = 62.8dBThanks !一個(gè)M通道TI-ADC系統(tǒng)由M個(gè)ADC轉(zhuǎn)換通道構(gòu)成,每個(gè)轉(zhuǎn)換通道的采樣率為fs/M,采樣相位差為2pi/M,各通道采樣同一個(gè)模擬信號(hào),將轉(zhuǎn)換結(jié)果按采樣順序排列,最終數(shù)據(jù)的等