恒定電流白光LED驅(qū)動(dòng)器的研究畢業(yè)論文_圖文

1、 本 科 畢 業(yè) 設(shè) 計(jì) 學(xué)生姓名 :專 業(yè) :電子科學(xué)與技術(shù)指導(dǎo)教師 :完成日期 :2010年 6月 2日誠(chéng) 信 承 諾 書本人聲明:所呈交的論文是本人在導(dǎo)師指導(dǎo)下進(jìn)行的研究成果。 除了文中特別加以標(biāo)注和致謝的地方外,論文中不包含其他人已發(fā) 表或撰寫過的研究成果。參與同一工作的其他同志對(duì)本研究所做的 任何貢獻(xiàn)均已在論文中作了明確的說明并表示了謝意。簽 日本論文使用授權(quán)說明本人完全了解南通大學(xué)有關(guān)保留、使用學(xué)位論文的規(guī)定,即:學(xué)校有權(quán)保留論文及送交論文復(fù)印件,允許論文被查閱和借閱;學(xué) ?？梢怨颊撐牡娜炕虿糠謨?nèi)容。(保密的論文在解密后應(yīng)遵守此規(guī)定 學(xué)生簽名:指導(dǎo)教師簽名:日期:南通大學(xué)畢業(yè)設(shè)

2、計(jì)(論文立題卡 注:1、此表一式三份,學(xué)院、教研室、學(xué)生檔案各一份。2、課題來源是指:1. 科研, 2. 社會(huì)生產(chǎn)實(shí)際, 3. 其他。3、課題類別是指:1. 畢業(yè)論文, 2. 畢業(yè)設(shè)計(jì)。4、 教研室意見:在組織專業(yè)指導(dǎo)委員會(huì)審核后, 就該課題的工作量大小, 難易程度及 是否符合專業(yè)培養(yǎng)目標(biāo)和要求等內(nèi)容提出具體的意見和建議。5、學(xué)院可根據(jù)專業(yè)特點(diǎn),可對(duì)該表格進(jìn)行適當(dāng)?shù)男薷?。?通 大 學(xué) 畢業(yè)設(shè)計(jì)(論文任務(wù)書 題目 恒定電流白光 LED 驅(qū)動(dòng)器的研究學(xué) 生 姓 名學(xué) 院專 業(yè) 電子科學(xué)與技術(shù)班 級(jí) 電科 062學(xué) 號(hào)起 訖 日 期指導(dǎo)教師 吳國(guó)祥王志亮 職稱 副教授講師 發(fā)任務(wù)書日期 日 注:此

3、表為參考表格,學(xué)院可根據(jù)專業(yè)特點(diǎn),對(duì)該表格進(jìn)行適當(dāng)?shù)男薷?。南通大學(xué)本科生畢業(yè)設(shè)計(jì)(論文開題報(bào)告 注:1、學(xué)院可根據(jù)專業(yè)特點(diǎn),可對(duì)該表格進(jìn)行適當(dāng)?shù)男薷摹?南通大學(xué)電子信息學(xué)院 2010年 6月摘 要白光 LED 具有節(jié)能、環(huán)保、高效、長(zhǎng)壽命的特點(diǎn)。本論文就是對(duì)背光用白光 LED 驅(qū)動(dòng) 芯片進(jìn)行設(shè)計(jì)。本文所設(shè)計(jì)電路的電源電壓輸入范圍從 2.5V 到 6V ,采用恒流源偏置電路。 它的優(yōu)點(diǎn)在于成本低、封裝小、外圍器件少和低噪聲輸出等。電路以恒定電流驅(qū)動(dòng)六只白 光 LED ,使六只白光 LED 獲得均勻的亮度。它具有溫度保護(hù)、欠壓保護(hù)功能,欠壓保護(hù)電 壓為 2.1V ,過溫保護(hù)點(diǎn)為 160 。本文首先

4、給出了 LED 的功能框圖,再對(duì)其帶隙基準(zhǔn)電壓源、偏置和啟動(dòng)電路、過溫 保護(hù)模塊、 欠壓鎖存模塊進(jìn)行了詳細(xì)地闡述。 接著結(jié)合模擬版圖設(shè)計(jì)的特點(diǎn), 采用無錫上 華的 6S035DPQM-ST0100工藝標(biāo)準(zhǔn), 實(shí)現(xiàn)了這種高性能、 低壓差白光 LED 驅(qū)動(dòng)芯片的版 圖設(shè)計(jì)。關(guān)鍵詞 :LED 驅(qū)動(dòng),恒流源偏置,帶隙基準(zhǔn),版圖設(shè)計(jì)ABSTRACTWhite LEDs have the features of energy-saving, environmental protection, high efficiency and long life. This thesis is to design t

5、he drive IC that uses in backlighting. The input voltage ranges from 2.5 V to 6V . The circuit uses constant current source bias circuit. It has the advantages of low cost, small package, less peripheral components, low noise output, etc. With constant current, the circuit drives six white LEDs and

6、obtains homogeneous brightness. It has the functions of temperature protection and undervoltage protection. The protection voltage is 2.1 V. The overtemperature protection point is 160 .This thesis presents the function diagram at first. Then it describes bandgap reference voltage source, bias and t

7、he start circuit, overtemperature protection module, undervoltage latch module in detail. Then combining the characteristics of analog layout design, we use Wuxi CSMC 6S035DPQM-ST0100 technology standards to realize such a high-performance, low dropout white LED driver IC layout.Key words: LED drive

8、r, Constant current source bias, Band-gap reference, Layout design目 錄4.2版圖與電路一致性檢查(LVS .25第五章 總結(jié) . 29參考文獻(xiàn) . 30致 謝 . 31第一章 引言1.1白光 LED 的特點(diǎn)與應(yīng)用LED 就是發(fā)光二極管,其本質(zhì)上就是一種半導(dǎo)體器件。 LED 的核心部分是由 P 型半 導(dǎo)體和 N 型半導(dǎo)體組成的晶片,在 P 型半導(dǎo)體和 N 型半導(dǎo)體的交界面就會(huì)出現(xiàn)一個(gè)具有 特殊導(dǎo)電性能的薄層,也就是常說的 PN 結(jié)。 PN 結(jié)對(duì) P 型半導(dǎo)體和 N 型半導(dǎo)體中多數(shù)載 流子的擴(kuò)散運(yùn)動(dòng)產(chǎn)生阻礙作用,當(dāng)對(duì) PN 結(jié)施加

9、正向電壓時(shí),電流從 LED 的陽極流向陰 極, 而在 PN 結(jié)中少數(shù)載流子與多數(shù)載流子進(jìn)行復(fù)合, 多余的能量就會(huì)轉(zhuǎn)變成光而釋放出 來。 LED 正是根據(jù)這種原理實(shí)現(xiàn)電能到光能的轉(zhuǎn)換。根據(jù)半導(dǎo)體材料物理性能的不同, LED 可發(fā)出從紫外線到紅外線不同波段、不同顏色的光線 1。真正發(fā)白光的 LED 是不存 在的,我們所見到的白光是由不同波長(zhǎng)的光合成得到的。藍(lán)光 AlInGaN LED 產(chǎn)生的光子 和熒光粉的發(fā)光將一部分藍(lán)光轉(zhuǎn)變?yōu)槠浠パa(bǔ)色(黃色 。人眼看到這種藍(lán)光和黃光的混合 是一種不鮮明的白色 2。白光 LED 是當(dāng)前最被看好的一種 LED 產(chǎn)品, 與白熾燈、 熒光燈等傳統(tǒng)的照明光源相 比,其優(yōu)勢(shì)

10、在于:1 體積小:可以有多顆、多種組合,可以產(chǎn)生點(diǎn)光源、面光源。2 發(fā)熱量低:所產(chǎn)生的熱輻射比較小。3 耗電量低:工作在直流低電壓、低電流下。4 長(zhǎng)壽命:據(jù)報(bào)道其壽命可以達(dá)到 10萬個(gè)小時(shí)以上。5 頻率響應(yīng)快:有利于高頻操作。6 節(jié)能、環(huán)保:其物理結(jié)構(gòu)決定了白光 LED 不易破碎,且廢棄物可以回收再生。 但是, 現(xiàn)階段的白光 LED 還不能完全取代傳統(tǒng)的照明光源。 若要用白光 LED 完全代 替?zhèn)鹘y(tǒng)光源還需要解決以下幾個(gè)問題:發(fā)光效率低, 單管功率小, 價(jià)格昂貴等。 在發(fā)光效 率方面,目前產(chǎn)業(yè)化的白光 LED 發(fā)光效率為 25lm/w,該效率僅與一個(gè) 15W 的白熾燈相 當(dāng),與要達(dá)到理想的 1

11、Klm/W還有很大的距離。雖然白光 LED 的壽命很長(zhǎng),但是現(xiàn)階段 其高昂的價(jià)格也是阻礙它全面替代傳統(tǒng)光源的一個(gè)重要原因?？梢娨嫣娲鷤鹘y(tǒng)光源, 就需要研究出發(fā)光效率高、功率大、價(jià)格低廉的單顆白光 LED 芯片。一個(gè)完整的低壓背光照明方案,最基本的要求是 LED 發(fā)光亮度的穩(wěn)定。以及在整個(gè) 背景屏幕上亮度均勻。 但是 LED 的應(yīng)用環(huán)境卻給穩(wěn)定的 LED 發(fā)光提出了各種各樣的挑戰(zhàn)。拿手機(jī)應(yīng)用來說, 首先, 鋰電池的電壓不是固定的, 鋰電池在完全充滿電時(shí)可以提供 4.2V 的輸出電壓,但在很短一段工作時(shí)間內(nèi)就會(huì)下降到標(biāo)稱的 3.7V ,最后輸出電壓還會(huì)進(jìn)一 步下降到 3.0V 以下。我們不希望

12、使用的手機(jī)亮度會(huì)隨使用時(shí)間的延長(zhǎng)而發(fā)生很明顯的降 低。 其次, 手機(jī)中存在各種各樣的數(shù)字信號(hào), 對(duì)模擬信號(hào)的干擾太大。 這些數(shù)字信號(hào)有來 自麥克風(fēng)和耳機(jī)的音頻信號(hào), 有來自基帶部分的高頻信號(hào), 又有來自射頻模塊的射頻信號(hào), 這些信號(hào)即便在很好屏蔽措施下,還是會(huì)對(duì)手機(jī)內(nèi)模擬信號(hào)產(chǎn)生很大的電磁干擾 (EMI: Electromagnetic Interference 。面對(duì)如此寬范圍變化的電源電壓和很大 EMI 情況下的應(yīng)用 環(huán)境,再加上白光 LED 本身對(duì)正向電壓 (>3.6V和正向電流 (20mA左右 的苛刻要求,很 需要一個(gè)能夠給白光 LED 提供穩(wěn)定的輸出電壓或電流的驅(qū)動(dòng)電路。1.2

13、 白光 LED 驅(qū)動(dòng)器的發(fā)展中國(guó)每年都生產(chǎn)了幾百億只 LED , 就算其中只有十分之一采用了 LED 驅(qū)動(dòng) IC , 再考 慮到一些驅(qū)動(dòng) IC ,一個(gè)可以點(diǎn)亮多個(gè) LED ,那么也至少需要幾億個(gè)驅(qū)動(dòng) IC ,所以這是非 常大的市場(chǎng)。據(jù)了解,目前,世界上掌握 LED 技術(shù)的半導(dǎo)體公司都已經(jīng)紛紛和老牌燈泡 制造商結(jié)盟, 如美國(guó)惠普公司聯(lián)合了日本日亞和德國(guó)西門子; 美國(guó)克雷公司、 德國(guó)西門子 又和奧斯林聯(lián)合;美國(guó) EMCORE 公司和通用公司聯(lián)合等 3。由于 LED 的生產(chǎn)廠家及 LED 規(guī)格不同,電流、電壓特性均有差異。理論上, LED 的使用壽命在 10萬小時(shí)以上,但在實(shí)際應(yīng)用過程中,由于驅(qū)動(dòng)電

14、源的設(shè)計(jì)及驅(qū)動(dòng)方式選 擇不當(dāng),使 LED 極易損壞。因此,根據(jù) LED 產(chǎn)品的要求、應(yīng)用場(chǎng)合,合理選用 LED 驅(qū) 動(dòng)方式,精確設(shè)計(jì)驅(qū)動(dòng)電源成為關(guān)鍵。從技術(shù)角度來看,白光 LED 驅(qū)動(dòng)電路屬于電源管理芯片的范疇,但是和傳統(tǒng)電源管 理類芯片在技術(shù)指標(biāo)上又有所不同。白光 LED 驅(qū)動(dòng)電路需要集成功率器件,并且要在保 持電路穩(wěn)定的同時(shí)不斷提高能量轉(zhuǎn)換效率,這些對(duì)驅(qū)動(dòng)電路的設(shè)計(jì)者來說都是較大的挑 戰(zhàn)。1.3 白光 LED 的驅(qū)動(dòng)方式用于白光 LED 驅(qū)動(dòng)的芯片有多種不同的電路結(jié)構(gòu)形式,要設(shè)計(jì)出性能良好的白光 LED 驅(qū)動(dòng)芯片,必須全面了解各類芯片的基本結(jié)構(gòu)、不同結(jié)構(gòu)驅(qū)動(dòng)芯片的工作原理以及 它們的特點(diǎn)。

15、從驅(qū)動(dòng)芯片的電路拓?fù)浣Y(jié)構(gòu)來劃分,大致可以分為三種類型:恒流源偏置 (constant current source bias 、電容式開關(guān)結(jié)構(gòu) (Charge Pump 、電感式開關(guān)結(jié)構(gòu) (DC-DC Converter 。下面將簡(jiǎn)要介紹各種結(jié)構(gòu)的特點(diǎn)。絕大多數(shù) LCD 背景照明裝置都配有亮度控制器以便在使用中根據(jù)光線的強(qiáng)弱進(jìn)行相 應(yīng)的調(diào)節(jié)。由于 LED 的光子發(fā)射源于電子、空穴對(duì)的復(fù)合,故其發(fā)射效率以及發(fā)光強(qiáng)度 均與 LED 的正向電流成比例。為此,可控恒流源應(yīng)是實(shí)現(xiàn)亮度控制最簡(jiǎn)單的方案。但因 白光 LED 的色溫也與工作電流直接相關(guān),這類控制方案會(huì)使光源在整個(gè)亮度調(diào)節(jié)范圍內(nèi) 的顏色一致性變

16、得很差,故而僅能用于按鈕照明之類對(duì)于顏色保真度要求很低的場(chǎng)合。 LCD 背光裝置則大多采用 PWM 電源為 LED 供電,以避免這一 “ 色偏 ” 問題。這類驅(qū)動(dòng)器 的優(yōu)點(diǎn)在于它們之間的匹配度高, 外圍器件少, 低噪聲輸出, 體積小, 成本低等。 但由于 沒有升壓模塊,當(dāng)設(shè)備工作一段時(shí)間后電源電壓會(huì)下降到 LED 的正向電壓以下,以致不 能驅(qū)動(dòng) LED ,所以恒流源偏置驅(qū)動(dòng)器適合驅(qū)動(dòng)低正向電壓的 LED 。電感式開關(guān)結(jié)構(gòu)利用電感作為儲(chǔ)能器件, 為負(fù)載提供持續(xù)的電流, 基于不同的外圍拓 撲結(jié)構(gòu),可以實(shí)現(xiàn)降壓 /升壓 /反轉(zhuǎn)電壓輸出的功能,對(duì)于電路結(jié)構(gòu)稍加調(diào)整,即可以完成 恒流輸出的功能, 因此電

17、感式結(jié)構(gòu)具備多種靈活的解決方案。 由于理論上電感不消耗能量, 因此電感式結(jié)構(gòu)的轉(zhuǎn)換效率理想情況下為 100%,考慮到各種非理想因素,仍可以實(shí)現(xiàn)最 高 95%左右的轉(zhuǎn)換效率。電感式開關(guān)電源的缺點(diǎn)在于電源方案的整體面積較大 (主要是電感和電容 , 輸出電壓 的紋波較大,且電路內(nèi)部結(jié)構(gòu)復(fù)雜。在 PCB 布板時(shí)要小心避免電磁干擾 5。白光 LED 作為 LCD 做背光源時(shí), 需要對(duì)其進(jìn)行恒流驅(qū)動(dòng), 主要原因是:(1 避免驅(qū) 動(dòng)電流超出最大額定值, 影響可靠性; (2 獲得預(yù)期的亮度要求, 并保證各個(gè) LED 亮度、 色度的一致性。根據(jù) LED 的連接方式, 可以分為串聯(lián)驅(qū)動(dòng)和并聯(lián)驅(qū)動(dòng)。 驅(qū)動(dòng)串聯(lián) LE

18、D 時(shí), 流過每一個(gè) LED 的電流相等, 這種連接方式 LED 電流匹配度高, 可以獲得均勻的亮度。 驅(qū)動(dòng)并聯(lián) LED 時(shí),即使是同一批次產(chǎn)品,其 V-I 曲線也會(huì)有差異,而導(dǎo)致 LED 電流出現(xiàn)偏差,最 終導(dǎo)致 LED 亮度不均勻。因而 LED 在并聯(lián)連接時(shí)必須調(diào)節(jié) LED 的電流,以獲得統(tǒng)一亮 度。 但是多個(gè) LED 串連必然要求升壓型 DC/DC變換器具有較高的輸出電壓, 以四個(gè) LED 為例(正向壓降 V F =3.5V ,因此 DC/DC變換器的輸出電壓 VOUT =14V 。如果驅(qū)動(dòng)并 聯(lián)連接的 LED ,則只要求驅(qū)動(dòng)器輸出電壓略高于 3.5V ?？紤]到實(shí)際工藝的成本要求,驅(qū) 動(dòng)

19、串連 LED 的 DC/DC變換器芯片必然要求采用高成本的高壓工藝;而驅(qū)動(dòng)并聯(lián) LED 的 升壓型 DC/DC變換器芯片卻可以采用低成本的標(biāo)準(zhǔn)的 5V CMOS工藝或 BiCMOS 工藝來 實(shí)現(xiàn)。因此驅(qū)動(dòng)并聯(lián) LED 的電源管理方案成本較低 6。第二章 恒定電流白光 LED 驅(qū)動(dòng)器的電路設(shè)計(jì)2.1 總體電路功能該電路是一款用于 LED 驅(qū)動(dòng)的高性能、 低壓差、 恒定電流的電流偏置器, 主要應(yīng)用于 由電池供電直接驅(qū)動(dòng)白光 LED 的場(chǎng)合, 提供了一種簡(jiǎn)單的并聯(lián)型白光 LED 驅(qū)動(dòng)方案。 它能 在 2.5V6V的電壓范圍內(nèi)提供穩(wěn)定的六路 20mA 電流輸入,相互之間的匹配度高達(dá) 3%,無 需外接電

20、容電感電阻,無噪聲,體積小,而僅需要 60mV 的跌落電壓。它適用于單節(jié)鋰電池供電,采用低正向電壓的白光 LED 的應(yīng)用方案,也可以作為恒 定電流偏置源使用。 這種驅(qū)動(dòng) LED 的方案無需外接元件, 也沒有 EMI 的問題, 體積小巧, 成本也更低。首先確定芯片應(yīng)該具有的性能:. 6路輸出,每路最大 20mA 電流. 低壓差, 20mA 時(shí)僅有 60mV 壓差. 高精度 3%電流匹配. PWM亮度控制. 2.5V6V寬電壓輸入范圍. 溫度保護(hù)功能. 欠壓保護(hù)功能芯片的應(yīng)用范圍:. 手機(jī)、 PDA 、掌上電腦. MP3、 MP4、掌上游戲機(jī). 數(shù)碼相機(jī)、數(shù)碼攝像機(jī)功能框圖: LED4圖 2.1

21、系統(tǒng)功能框圖功能描述:LED 端能提供最大 20mA 的到地電流流入,各個(gè) LED 端之間有很好的匹配性。 EN 端除了用來打開、 關(guān)閉電路外, 還能輸入 PWM 占空比信號(hào)調(diào)節(jié)亮度。 當(dāng)輸入低頻率 (小 于 2KHz 的 PWM 信號(hào)時(shí),一般情況下 LED 的平均電流為(占空比 ×20 mA 。 圖 2.2 PWM 亮度控制基準(zhǔn)的基本原理是:利用一個(gè)正溫度系數(shù)的量和一個(gè)負(fù)溫度系數(shù)的量, 以適當(dāng)?shù)臋?quán)重 將兩個(gè)量相加, 得到一個(gè)近似于零溫度系數(shù)的量。 例如, 對(duì)于隨溫度變化向相反方向變化 的電 壓 1V 和 2V 來說,我們選取適當(dāng)?shù)?1和 2, 使得02211=+TV TV (2.1

22、這樣就得到了具有零溫度系數(shù)的電壓基準(zhǔn) :2211R E F V V V +=(2.2我們知道, 在半導(dǎo)體工藝的各種不同器件參數(shù)中, 雙極型晶體管的特性參數(shù)被證實(shí)具 有最好的重復(fù)性,并且具有嚴(yán)格定義的正負(fù)溫度系數(shù)的參量。盡管 MOS 器件的許多參數(shù) 已被考慮用于基準(zhǔn)產(chǎn)生 , 但是雙極型電路還是形成了這類電路的核心。負(fù)溫度系數(shù)電壓(CTAT :雙極型晶體管的基極 -發(fā)射極電壓, 或者更一般地說, PN 結(jié)二極管的正向電壓, 具有 負(fù)溫度系數(shù)。對(duì)于一個(gè)雙極型器件,可以寫出 C S BE T exp(/ I I V V =, 其中 T /V kT q =, 飽和 電流 S I 正比于 2i kT n

23、, 其中 為少數(shù)載流子的遷移率 , i n 為硅的本征載流子濃度。這些參 數(shù)與溫度 的關(guān)系 可以表 示為 m 0T , 其中 m -1.5, 23i g exp /( n T E kT -, 其中g(shù) 1. 12E e V , 為硅的帶隙能量。所以 :g 4S e x p (m E I T kT+=- (2.3其中 b 是一個(gè)比例系數(shù) 。 而 BE T C S ln(/ V V I I =, 為了簡(jiǎn)化分析,假設(shè) C I 保持不變 , 則有 :C S BE T T SS ln I I V V V TTI I T=- (2.4由式 (2.3 ,可以有g(shù) gg 34S 2(4 exp( exp(mmE

24、 EE I b m TbTTkTkTkT+=+-+-所以g S T T T 2S (4E I V V m V I TT kT=+(2.5由式 (2.4 和 (2.5 ,可以得到gB E T g C B ETT T 2S(4 /l n(4E V m V E qI V V V m V TTI T q kT-+-=-+-= (2.6式 (2.6 給出了給定溫度 T 下基極 -發(fā)射極電壓 B E V 的溫度系數(shù)。 從上式可以看出, 它與 B E V 本身的大小有關(guān), 同時(shí)還與溫度 T 有關(guān), 如果正的溫度系數(shù)的量表現(xiàn)出一個(gè)固定的溫度系 數(shù),那么在恒定基準(zhǔn)的產(chǎn)生電路中就會(huì)產(chǎn)生誤差 。正溫度系數(shù)電壓 (P

25、TAT :在 1964年人們認(rèn)識(shí)到 7,如果兩個(gè)雙極型晶體管工作在不相等的電流密度下,那么 它們的基極 -發(fā)射極電壓的差值就與絕對(duì)溫度成正比。如圖 2.3所示,如果兩個(gè)同樣的晶 體管 S1S2( I I =偏置的集電極電流分別為 00nI I 和 , 并忽略它們的基極電流,那么有00BE BE1BE2T T s1s1=-=(lnlnln nI I V V V V V n I I -=(2.7 Q2Q1nI 0圖 2.3 PTAT 電壓產(chǎn)生電路這樣 , V BE 的差值就表現(xiàn)出正溫度系數(shù) :BE ln V k n Tq= (2.8可以看出,它與溫度或集電極電流的特性無關(guān) 。帶隙基準(zhǔn):利用前面得到

26、的正、 負(fù)溫度系數(shù)的電壓, 就可以設(shè)計(jì)出一個(gè)令人滿意的零溫度系數(shù)的 基準(zhǔn):R EF 1BE 2T ln V V V n =+(2.9這里的 T ln V n 是工作在不同電流密度下的兩個(gè)雙極型晶體管的基極 -發(fā)射極電壓的差值。 剩下的工作就是確定 1和 2。在室溫下, BE /1.5/V T m V K =-,而 T /0.087/V T m V K =,如果 1取 1,則選擇 適當(dāng)?shù)?2ln n 使得 2ln (0.087m V /K 1.5m V /Kn =, 也就是 2ln 17.2n , 表明零溫度系數(shù) 的基準(zhǔn)電壓為:(2.10接下來的工作主要是設(shè)計(jì)完成 B E V 和 T 17.2V

27、 的相加電路。考察如圖 2.4所示的電路, 這里假設(shè)基極電流可以忽略,晶體管 Q2是由 n 個(gè)并列的晶體管單元組成的,而 Q1是一 個(gè)晶體管單元。假設(shè)用某種方法強(qiáng)制 O 1V 和 O 2V 相等,那么BE1BE2V V RI =+ (2.11即 B E 1B E 2T ln RI V V V n =-= (2.12所以O(shè) 2BE2T ln V V V n =+ (2.13這意味著:如果 ln n =17.2, O 2V 就可以作為與溫度無關(guān)的基準(zhǔn) (當(dāng) O 1V 和 O 2V 相等時(shí) 。 Q2Q1I圖 2.4與溫度無關(guān)的基準(zhǔn)電壓產(chǎn)生電路圖 2.4電路中需要改進(jìn), 才能使它成為實(shí)用電路。 首先必

28、須加入一個(gè)偏置使得 O 1V 和 O 2V 相等。 其次, 由于 ln n =17.2, 結(jié)果使得 n 值過大, 需要通過按適當(dāng)?shù)谋壤龃?T ln RI V n =項(xiàng)。圖 2.5就是一個(gè)可以完成上述兩個(gè)功能的實(shí)用電路 8。 Q1圖 2.5實(shí)用帶隙基準(zhǔn)電路這里, X V 和 Y V 為放大器 A1的輸入,驅(qū)動(dòng) R 1和 R 2(R 1= R 2的上端,運(yùn)放的虛短 使得 X 點(diǎn)和 Y 點(diǎn)穩(wěn)定在近似相等的電壓上?；鶞?zhǔn)電壓可以在放大器的輸出端得到。根據(jù) 對(duì)圖 2.5的分析,有BE1BE2T ln V V V n -=(2.14得到流過右邊支路的電流為 T 3ln /V n R ,因此輸出電壓為:T

29、2O U T BE232BE2T 33ln ( ln (1 V n R V V R R V V n R R =+=+(2.15為了得到零溫度系數(shù),必須使 23(1/ ln 17.2R R n +。從工藝角度考慮選擇 n=8、 24等。 如果 n=8, 23/R R =7.25。電路中的電阻是比例關(guān)系,因此 O U T V 與電阻的溫度系數(shù)無關(guān) 9。圖 2.6給出了本電路中的帶隙基準(zhǔn)電路。圖中的 M1, M2, M3, M4, M5, R, C, M6, M7組成放大器; R1, R2, M8, M9, Q1, Q2構(gòu)成帶隙產(chǎn)生電路。 R1R2圖 2.6 本電路的基準(zhǔn)電路采用了 CSMC 0.5

30、µm FEOL/0.35µm BEOL 6S035DPQM工藝, 由運(yùn)放的輸入虛短, 可 以得出兩條支路電流相等,所以:c2BE1BE222ref BE12BE12BE1T BE1T 11c11ln(ln(8J V V R R V V IR V R V V V V R R J R -=+=+=+=+(2.16跟前面討論的 Bandgap 原理相吻合,只要采用適當(dāng)?shù)碾娮璞壤?就可得到一階補(bǔ)償?shù)膸?隙基準(zhǔn)電壓。偏置電路 (峰值型 Peaking 偏置 :峰值型非線性電流源最初由 BJT 類型電路發(fā)展而來,用 MOS 器件取代相應(yīng)的 BJT 后,得到與之相對(duì)應(yīng)的 Peaking

31、型 MOS 電流源。當(dāng) MOS 管偏置在亞閾值區(qū)時(shí),其電流 電壓關(guān)系與相應(yīng)的 BJT 電路完全相同,在忽略電阻溫度系數(shù)的條件下可形成 PTAT 電流; 當(dāng)處于強(qiáng)反型飽和工作區(qū)時(shí),則表現(xiàn)出與 BJT 偏置完全不同的電流溫度特性 10。 Q 2I QM 2I Q圖 2.7 BJT/MOS非線性 Peak 電流源圖 2.7為 BJT 和 MOS 峰值型電流源電路。 Q1與 Q2,或 M1與 M2的柵壓不同,因 此輸入 -輸出電流為非線性關(guān)系。輸出電流在與輸入電流的變化過程中,存在一個(gè)峰值電 流。 完整的 Peak 型電流也可采用自偏置結(jié)構(gòu), 且 M1和 M2可工作強(qiáng)反型區(qū)或亞閾值區(qū), 以期獲得不同的

32、電流溫度系數(shù)的控制。 I 1/I3V CCI 2I 4圖 2.8峰值 (非單調(diào) 型自偏置結(jié)構(gòu)峰值型與單調(diào)型自偏置電路的靜態(tài)結(jié)構(gòu)和輸出電流控制機(jī)制基本相同, R 為支路電流 定義電阻。 電阻 R 為避免在源端串聯(lián), 而放置在 MOS 管的漏端。 一是可以避免襯底偏置效應(yīng)的影響, 二是將原有的電流相互作用的單調(diào)型關(guān)系, 改變?yōu)榉菃握{(diào)型關(guān)系。 電路結(jié)構(gòu) 及其傳輸特性如圖 2.8所示。在強(qiáng)反型條件下,電阻 R 定義的支路電流為:GS3GS434 R 31V V V I R RRR -= (2.17在線性電流源的控制下,若 I 3=I4=Io 則有 :R =-=-(2.18 式中 M=(W/L4/(W/

33、L3>1,由此解出 : o 33I I k M R= (2.19穩(wěn)定的偏置電路可以提供穩(wěn)定跨導(dǎo)控制,即 :2m I g k =(2.20 式中 為過驅(qū)動(dòng)電壓, =GS TH V V -。對(duì)比單調(diào)型自偏置結(jié)構(gòu)的輸出電流,兩者提供的靜態(tài)偏置電流關(guān)系相同。當(dāng)增加 M3和 M4兩管的 W/L并使其均處于亞閾工作狀態(tài),則輸出的近似 PTAT 電流為be T o ln V V I M RR= (2.21從動(dòng)態(tài)控制機(jī)制上,兩者瞬態(tài)啟動(dòng)過程的控制近似相同。由于 PMOS 線性電流源提供相 同的電流比例關(guān)系, 即 I 1I2為過原點(diǎn)的 45直線, I 3I4的非線性曲線關(guān)系能夠確保兩者之 間一定存在一個(gè)除

34、原點(diǎn)外唯一的交點(diǎn) A , 該點(diǎn)即為偏置電路的靜態(tài)工作點(diǎn)。 在初始微小電 流的啟動(dòng)階段,電阻上的壓降可以忽略,則 M3/M4的 W/L比例關(guān)系決定了電流 I 3I4近 似為比例放大關(guān)系,其曲線表現(xiàn)為初始斜率大于 45,此時(shí)表現(xiàn)為正反饋,啟動(dòng)電流得以 增加。隨著電流的增加,電阻上的壓降增加, I 3I4的電流關(guān)系逐漸變?yōu)榉蔷€性而且其斜 率逐步降低,此時(shí)反饋控制變?yōu)樨?fù)反饋,導(dǎo)致達(dá)到最終的 A 點(diǎn)靜態(tài)點(diǎn)。在靜態(tài)工作點(diǎn)下, 非線性電流源 I 3I4一定處于負(fù)反饋的控制機(jī)制,從而確保靜態(tài)工作點(diǎn)的穩(wěn)定。K 因子倍增和 peaking 型兩者的動(dòng)態(tài)控制特性和襯底偏置方面存在一定差異。 電壓偏 置的核心內(nèi)容,是

35、提高電流源的等效交流輸出阻抗,降低 MOS Diode 的交流輸出阻抗, 比電阻阻抗分壓更適合獲得更高的穩(wěn)定控制。啟動(dòng)電路:設(shè)計(jì)啟動(dòng)電路的參數(shù)時(shí)應(yīng)當(dāng)使啟動(dòng)電路能夠滿足以下三點(diǎn)要求:首先能夠向偏置電路 灌入電流, 實(shí)現(xiàn)啟動(dòng)功能; 其次, 偏置電路啟動(dòng)后必須能夠關(guān)斷啟動(dòng)電路與偏置電路的聯(lián)系,即啟動(dòng)電路只在系統(tǒng)上電瞬間起作用,靜態(tài)后對(duì)電路正常工作沒有任何影響;最后, 電路啟動(dòng)后,啟動(dòng)電路應(yīng)當(dāng)保持很低的功耗,或者沒有功耗。啟動(dòng)電路設(shè)計(jì)的關(guān)鍵在于瞬態(tài)電流的注入位置選擇, 以及保持對(duì)主電路盡量少的影響 和干擾。圖 2.9中, V _triggle為低電平啟動(dòng)電壓,當(dāng)穩(wěn)態(tài)建立后, V _sense為感應(yīng)得到

36、的穩(wěn)態(tài) 電壓, 以此為關(guān)閉或啟動(dòng)模塊的判據(jù)。 V _triggle和 V _sense可以是同一個(gè)結(jié)點(diǎn)電壓量, 也可以 不是同一結(jié)點(diǎn)電壓量。分開后初態(tài)與穩(wěn)態(tài)不同,更有利于對(duì)電路的控制。V_triggle VDD(Or PMOS GtaeVN_start DDVs RsV N_start DD Vs圖 2.9啟動(dòng)電路原理圖 圖 2.10 NMOS啟動(dòng)電路圖 2.10為啟動(dòng) NMOS 管工作的基本電路結(jié)構(gòu),電阻 R S 提供控制管 MP_S的感應(yīng)電 平 V S 。 在上電瞬間, V DD 上跳到高電平, 而 MP_S在上電瞬間 V S 保持為 0, 因?yàn)?V GS =VDD 而導(dǎo)通, 給 NMOS

37、 管提供注入電流, 可等效地視為 V N_start信號(hào)將后級(jí) NMOS 的柵電壓上 拉到所需要的偏置電位。 當(dāng) NMOS 未完成啟動(dòng)時(shí), 支路電流極小, 相應(yīng)地內(nèi)部支路的 PMOS 也不導(dǎo)通,其 V bp 保持為高電平,因此啟動(dòng)模塊中的 PMOS 保持截止?fàn)顟B(tài),使 V s 保持低 電位,從而 V N_start始終保持高電平充電狀態(tài)。這一反饋狀態(tài)可保證當(dāng)啟動(dòng)未能建立時(shí), 系統(tǒng)可長(zhǎng)久保持啟動(dòng)狀態(tài)。隨著啟動(dòng)的持續(xù)進(jìn)行,內(nèi)部支路電流增加后, V bp 電位下降, PMOS 開始導(dǎo)通, V S 電位上升,啟動(dòng)能力減弱,直至 V S >VDD -V TP 時(shí), MP_S完全關(guān)斷, 對(duì)電路正常狀態(tài)

38、的影響最小,這時(shí)設(shè)計(jì)應(yīng)保證內(nèi)部電路的啟動(dòng)過程順利完成。 R2圖 2.11 偏置電路原理圖(包含啟動(dòng)電路通過上面的研究和分析, 我們?cè)O(shè)計(jì)出一款適合本電路使用的偏置電路, 電路見圖 2.11所示。在圖 2.11中由 M1, M2及 R1構(gòu)成開啟電路。在上電瞬間, V DD 上跳到高電平, M2導(dǎo)通, 從而使 M3導(dǎo)通。 M3導(dǎo)通后 M1, M5, M6開啟導(dǎo)通。 這時(shí) M5, M6構(gòu)成的電流鏡開 始工作,偏置電路被啟動(dòng)。由于 R1是個(gè)大電阻,同時(shí) M1也導(dǎo)通,從而 M2的柵電壓被 拉低,以至它不導(dǎo)通,開啟電路失去效力。過熱保護(hù)電路分兩個(gè)部分實(shí)現(xiàn), 第一部分是先用溫度傳感器檢測(cè)芯片的內(nèi)部溫度, 把

39、溫度信號(hào)轉(zhuǎn)變成電信號(hào); 第二部分是對(duì)電信號(hào)進(jìn)行比較, 如果超過一定值就輸出相反的電 壓信號(hào), 使后續(xù)電路停止正常工作。 把溫度傳感器放在最靠近主要功耗器件的旁邊, 再跟 據(jù)芯片材料的特性計(jì)算出功耗器件與溫度傳感器距離溫度梯度, 這樣就可以正確反映功耗 區(qū)的溫度。 精確的測(cè)量芯片的最高溫度是非常有必要的, 如果溫度傳感器檢測(cè)的溫度不精 確或者燒毀芯片或者提前溫度停止芯片工作,這對(duì)芯片的工作都是不利的。過熱保護(hù)電路實(shí)現(xiàn)的關(guān)鍵是溫度傳感器的設(shè)計(jì), 它將產(chǎn)生的溫度信號(hào)轉(zhuǎn)化成電壓或電 流信號(hào), 通常是把溫度信號(hào)轉(zhuǎn)變成 PTA T 電流或電壓信號(hào)。 當(dāng)溫度升高時(shí), 電流也隨絕對(duì) 溫度成比例地增加。目前,集

40、成電路的片上溫度傳感器可以用熱電偶、熱敏電阻、齊納管、三極管的 PN 結(jié)和 MOS 管的弱反型區(qū)或閾值電壓來做。如果集成電路的片上溫度傳感器用熱電偶、熱 敏電阻來做, 不容易集成, 而且精度很低, 因此不能采用。 在雙極工藝中, 齊納二極管的Z V(擊穿電壓 的溫度特性是相當(dāng)可靠的,不容易受到工藝流程的影響。因此這個(gè)電路的性能是比較容易得到保證的。但是遺憾的是齊納二極管的擊穿電壓一般大于 5V ,在集成 電路中一般難以產(chǎn)生如此高的電壓。 而且這個(gè)過熱保護(hù)電路的功耗是相當(dāng)大的, 不符合現(xiàn) 在低功耗的發(fā)展趨勢(shì)。由上節(jié)所講的帶隙基準(zhǔn)電壓源中的負(fù)溫度系數(shù)電壓知,雙極型晶體管的基極 -發(fā)射極 電壓 B

41、E V 具有負(fù)溫度系數(shù)。 B E V 大體上隨溫度減小而線性增大。三極管在 20 150 溫度 范圍內(nèi)很好的保持著這一特性。 通過不斷試驗(yàn), 并運(yùn)用統(tǒng)計(jì)規(guī)律, 可以取其值為 -2.2mV/ , 即溫度每上升 1 ,認(rèn)為三極管 B E V 正向電壓下降 2.2mV ,而溫度每下降 1 ,其正向電壓 上升 2.2mV 。 三極管這種良好的溫度特性, 說明它本身就是一個(gè)很好的溫度傳感器, 而且 容易集成。 圖 2.12 過溫保護(hù)電路基準(zhǔn)電壓不隨溫度變化,而 PNP 管的 B E V 電壓是負(fù)溫度系數(shù),這樣可以給定電壓 Ref 為需要設(shè)定的溫度 B E V 的電壓。當(dāng)溫度達(dá)到設(shè)定值時(shí), out V 就

42、會(huì)在這點(diǎn)溫度跳變,利用這 個(gè)輸出電平, 可以得到溫度過高的信息。 從而輸出端跳變時(shí), 關(guān)斷開關(guān)管, 實(shí)現(xiàn)過溫保護(hù)。欠壓保護(hù)電路的原理就是采樣電源電壓, 通過比較器進(jìn)行比較, 當(dāng)電路欠壓時(shí), 輸出 欠壓信號(hào)關(guān)斷芯片。為了避免環(huán)境噪聲的干擾,比較時(shí)應(yīng)該具有一定的遲滯。原理圖如下: R2R1圖 2.13 欠壓鎖存電路圖 2.13中 D D V 為電源電壓, 1R , 2R 和 3R , 1M , 2M 組成分壓電路。當(dāng) D D V 大于欠壓保 護(hù)電壓 U V LO V 時(shí), 1M , 2M 導(dǎo)通經(jīng)遲滯比較器輸出高電平。當(dāng)鋰電池使用一段時(shí)間后輸出 電壓下降,即 D D V 下降到 U V LO V 之

43、下時(shí), 1M , 2M 截止,經(jīng)遲滯比較器輸出低電平。此電路 所設(shè)計(jì)的欠壓保護(hù)電壓 U V LO V 為 2.1V ,欠壓遲滯為 100mV 。第三章 版圖設(shè)計(jì)集成電路的版圖設(shè)計(jì)作為集成電路設(shè)計(jì)的重要組成部分,是聯(lián)系設(shè)計(jì)和制造的橋梁, 并最終將設(shè)計(jì)轉(zhuǎn)移到了硅片上, 實(shí)現(xiàn)了集成電路的生產(chǎn)制造。 因此集成電路版圖設(shè)計(jì)的正 確與否、 合理與否不僅關(guān)系到集成電路的功能是否正確, 而且也會(huì)極大程度地影響集成電 路的性能、成本和功耗。版圖設(shè)計(jì)是創(chuàng)建工程制圖 (網(wǎng)表 的精確的物理描述的過程, 而這一物理描述遵守由 制造工藝、 設(shè)計(jì)流程以及通過仿真顯示為可行的性能要求所帶來的一系列約束。 版圖設(shè)計(jì) 一般包括基

44、本器件版圖設(shè)計(jì)、布局和布線以及版圖分析與檢驗(yàn)。3.1 設(shè)計(jì)工具 Cadence 的簡(jiǎn)介Cadence 是一個(gè)大型的 EDA 軟件, 其主要產(chǎn)品線從上層的系統(tǒng)級(jí)設(shè)計(jì)到邏輯綜合到 底層的布局布線, 可以完成電子設(shè)計(jì)的方方面面, 包括 ASIC 設(shè)計(jì)、 FPGA 設(shè)計(jì)和 PCB 板 設(shè)計(jì)。 Cadence 在仿真、電路圖設(shè)計(jì)、自動(dòng)布局布線、版圖設(shè)計(jì)及驗(yàn)證等方面有著很大的 優(yōu)勢(shì)。本文主要使用其中的 Virtuoso Schematic Editor和 Virtuoso Layout Editor。3.2 設(shè)計(jì)工藝與規(guī)則由于器件的物理特性和工藝限制, 芯片上物理層的尺寸映射到版圖的設(shè)計(jì)尺寸必須遵 守特定

45、的規(guī)則。 版圖設(shè)計(jì)規(guī)則目的就是使設(shè)計(jì)規(guī)范化, 并在取得最佳成品率和確保電路可 靠性的前提下利用這些規(guī)則使版圖面積盡可能做到最小。此 LED 驅(qū)動(dòng)器的設(shè)計(jì)遵循無錫 上華的 0.5µm FEOL/0.35µm BEOL硅柵 CMOS 工藝規(guī)則,其主要工藝信息如下:工藝名稱:6S035DPQM-ST0100工藝規(guī)格:0.5µm FEOL/0.35µm BEOL多晶硅層的數(shù)目:2金屬層的數(shù)目:4工藝描述:Generic 0.5µm FEOL/0.35µm BEOL Si Gate CMOS Twin Well Double Poly Quar

46、tus Metal Mixed Signal Process多晶硅柵類型:Polycide Gate (Poly1電壓:5V一般來講,設(shè)計(jì)規(guī)則反映了性能和成品率之間可能最好的折衷,從設(shè)計(jì)的觀點(diǎn)出發(fā),設(shè)計(jì)規(guī)則可分為幾個(gè)部分 11:1 決定幾何特征和圖形的幾何尺寸的規(guī)定,保證各個(gè)圖形彼此之間具有正確的關(guān)系 (在幾何設(shè)計(jì)規(guī)則文件中反映 。2 確定掩膜制備和芯片制造中都需要的一組基本圖形部件的強(qiáng)制性要求 (在幾何設(shè)計(jì) 規(guī)則文件中反映 。3 定義設(shè)計(jì)人員設(shè)計(jì)時(shí)所用的電參數(shù)的范圍(在電學(xué)設(shè)計(jì)規(guī)則中反映 。具體來說,可以歸納為以下描述的四種規(guī)則:最小寬度:掩模上定義的幾何圖形的寬度 (和長(zhǎng)度 必須大于一個(gè)最

47、小值, 該值由光 刻和工藝的水平?jīng)Q定。最小間距:在同一層掩模上,各圖形之間的間隔必須大于最小間距,在某些情況下, 不同層的掩模圖形的間隔也必須大于最小間距。最小包圍:當(dāng)有兩個(gè)不同的層疊在一起時(shí),例如 SP 注入?yún)^(qū)在環(huán)繞 active 時(shí)應(yīng)有足夠 的余量,以確保在制造出現(xiàn)偏差時(shí)器件部分始終在 SP 注入?yún)^(qū)內(nèi)。最小延伸:有些圖形在其它圖形的邊緣外還應(yīng)至少延長(zhǎng)一個(gè)最小長(zhǎng)度。除了上面所說的四種最小尺寸外,還要遵循一些最大允許尺寸,天線規(guī)則等。在對(duì)整個(gè)電路進(jìn)行版圖設(shè)計(jì)時(shí), 除了考慮設(shè)計(jì)規(guī)則, 還要對(duì)版圖的整體布局進(jìn)行規(guī)劃, 主要有以下注意點(diǎn):1 先確定輸入輸出焊盤的擺放位置, 并根據(jù)測(cè)試探針的個(gè)數(shù)以及間

48、距調(diào)整輸入輸出焊 盤,焊盤的布局決定整個(gè)芯片的大小。2 再考慮輸入輸出走線,包括電源線和地線的走線,以及核心電路的擺放。3 最后由整體轉(zhuǎn)向局部, 進(jìn)行各模塊的設(shè)計(jì), 然后進(jìn)行拼接。 在小模塊的版圖設(shè)計(jì)當(dāng) 中,更要注意更多的細(xì)節(jié)。3.3 基本元器件的版圖設(shè)計(jì)圖 3.1為 PMOS 管版圖和結(jié)構(gòu)示意圖。 PMOS 管必須做在 N 阱中, N 型有源區(qū)會(huì)與 N 阱相連通(N 阱和 N 型有源區(qū)具有相同的參雜類型 ,源、漏、阱的連接通過另外的接觸 層來實(shí)現(xiàn) 12。這類接觸層中最典型的就是用于連接 metal1的接觸層。在 N 阱中必須接 PMOS 管的源端或者最高電位作為阱電位以防止 latch-up

49、 的產(chǎn)生。 圖 3.1 PMOS管版圖和結(jié)構(gòu)示意圖 圖 3.2 為 NMOS 管版圖和結(jié)構(gòu)示意圖。 由于 CMOS 工藝的自隔離特性, NMOS 不需 要放在阱內(nèi)。所以 NMOS 可以直接做在襯底上,利用 P 襯底直接產(chǎn)生的反向 PN 結(jié)來隔 離。需要注意的是,在 NMOS 附近盡可能的多做襯底接觸,以防止 latch-up 的產(chǎn)生。 圖 3.2 NMOS管版圖和結(jié)構(gòu)示意圖晶體管一般有以下設(shè)計(jì)規(guī)則 13:1 使用預(yù)先定義模板來進(jìn)行 PMOS 和 NMOS 晶體管的布局。 應(yīng)預(yù)先定義好單元的結(jié) 構(gòu),并且該模塊應(yīng)將一組單元的基本版圖規(guī)劃封裝起來。2 共用電源節(jié)點(diǎn)以節(jié)省面積。 由于電源共用電源節(jié)點(diǎn)分

50、布廣泛、 易于連接, 因此實(shí)現(xiàn) 共享很容易,還可以節(jié)省相當(dāng)大的面積。3 確定源極連接和漏極連接所需接觸孔的最小數(shù)目。 在兩個(gè)接觸孔間盡可能多的使用 最小設(shè)計(jì)規(guī)則,使晶體管的性能最優(yōu)。4 盡可能使用 90度角的多邊型或線型。5 對(duì)阱和襯底的連接位置進(jìn)行規(guī)劃。6 避免 “ 軟連接 ” 節(jié)點(diǎn)。 “ 軟連接 ” 節(jié)點(diǎn)是指通過非布線層進(jìn)行連接的節(jié)點(diǎn)。 由于非布線 層具有很高的阻抗,若通過它們進(jìn)行連接,會(huì)導(dǎo)致電路性能變差。此外,根據(jù)電路結(jié)構(gòu)的不同和功能要求, MOS 管的擺放與連接也有變化。實(shí)際電路中,有時(shí)需要的 MOS 管寬度可能是幾百甚至上千微米,而工藝提供的模型參數(shù)則規(guī)定了器件的尺寸范圍。為了實(shí)現(xiàn)大

51、尺寸的 MOS 晶體管,在電路中通過采用并聯(lián) 接法的一組 MOS 管來實(shí)現(xiàn)。 這些 MOS 管工作時(shí)等效于一個(gè)溝道寬度較大的 MOS 管, 其 溝道寬度等于所有單個(gè) MOS 管溝道寬度的總和。大尺寸 MOS 管的版圖一般也采用并聯(lián) 結(jié)構(gòu)或稱梳妝柵結(jié)構(gòu),并且相鄰的 MOS 管共用源區(qū)和漏區(qū)。這種版圖并聯(lián)結(jié)構(gòu)不但減小 了版圖面積而且減小了源端和漏端的耗盡電容。圖 3.3 為 4個(gè) PMOS 管并聯(lián)的版圖:圖 3.3 4個(gè) PMOS 管并聯(lián)并聯(lián) MOS 管的個(gè)數(shù)也就是叉指的個(gè)數(shù),由器件的總溝道寬度 W 和每個(gè)叉指所對(duì)應(yīng) 的小尺寸 MOS 管的溝道寬度iW 決定。小尺寸 MOS 管的寬長(zhǎng)比是由多方面因

52、素決定的, 除了要考慮單個(gè)器件的性能優(yōu)化外, 還必須考慮全部并聯(lián)器件所占用的面積, 以及版圖平 面布局的要求和工藝離散性的影響。雙極型晶體管 (三極管 正常工作時(shí)同時(shí)利用電子和空穴兩種載流子, 用小尺寸解決 了電容問題,具有更小的 RC 時(shí)間常數(shù)。工藝制造時(shí),考慮到成本,一般采用橫向 PNP 管。一個(gè)橫向 PNP 管通常包含一個(gè) N 型區(qū)(通常是 N 阱 ,在這個(gè) N 阱內(nèi)又包含一個(gè) P 型區(qū)和一個(gè) N +區(qū) 14。畫版圖時(shí),可以構(gòu)造兩個(gè)管子,以降低阱中的串聯(lián)電阻,兩個(gè) PNP 管共用中央的 P 型區(qū),即 PNPNP 結(jié)構(gòu),進(jìn)而合二為一做成一個(gè)環(huán)狀 PNP 管,如圖 3.4所示,發(fā)射極面積 為

53、 5µm×5µm : 圖 3.4 單個(gè) PNP 管的版圖實(shí)現(xiàn)任何電阻的第一步都是選擇一個(gè)恰當(dāng)?shù)姆謱印?分層的恰當(dāng)選擇, 可能需要考慮以 下幾個(gè)因素:1 不同分層的電阻率;2 在不同工藝和不同環(huán)境條件下電阻率的變化;3 在不同工藝條件下分層的寬度的變化;4 在所選擇的分層上電阻的最終實(shí)現(xiàn)面積。在本設(shè)計(jì)中, Poly2被選擇作為電阻的材料, 因?yàn)檫@種材料的電阻相對(duì)較大電阻率和 寬度被嚴(yán)格控制,而且最終電阻所占的面積沒有限制。電阻值的計(jì)算公式如下:=W Lrr 為電阻( , L 為電阻體區(qū)長(zhǎng)度(µm , W 為電阻體區(qū)寬度(µm , 為體材料 薄層電

54、阻率。電阻的設(shè)計(jì)同樣要求匹配, 通常對(duì)一些有對(duì)稱性的電阻采用交叉匹配或共質(zhì)心匹配的 方法。圖 3.5為交叉匹配的電阻版圖。所有精確電路都會(huì)受到襯底噪聲的影響。 襯底噪聲是由于臨近的電路部分互相之間注 入電流引起的。在相鄰電路間減少襯底噪聲的最簡(jiǎn)單方法就是在兩部分電路之間放置 +P 注入。 襯底接觸將除去注入載流子, 并能使襯底保持在一個(gè)固定電位。 因此一般在電阻周 圍放置 +P 注入。由于 +P 注入畫成了環(huán)形,所以通常把它們稱作保護(hù)環(huán)(Guard Ring 。在 版圖設(shè)計(jì)時(shí)考慮到以后的改版方便,通常把電阻放在一起。 圖 3.5 交叉匹配的電阻版圖在集成電路中有多種電容結(jié)構(gòu) 11:1 金屬 -

55、絕緣體 -金屬(MIM 結(jié)構(gòu);2 多晶硅 /金屬 -絕緣體 -多晶硅結(jié)構(gòu);3 金屬叉指結(jié)構(gòu);4 PN結(jié)電容;5 MOS電容。在本次設(shè)計(jì)中所使用的工藝包含兩層 Poly , 因此我們可以利用兩層 Poly 來制作電容。 圖 3.6為 ploy-ploy 電容版圖: 圖 3.6 ploy-ploy電容版圖ploy1和 ploy2層之間是硅氧化物介質(zhì)層。電容值的計(jì)算公式如下:O X C C A =式中 O X C 為單位面積氧化物的電容值, A 為 ploy1和 ploy2層的交疊面積。和電阻一樣電容也要在外面加一層保護(hù)環(huán)。3.4驅(qū)動(dòng)部分電路的版圖設(shè)計(jì)由于驅(qū)動(dòng)關(guān)系到是否能構(gòu)讓六個(gè) LED 保持相同的亮度,所以在版圖中要求六個(gè)驅(qū)動(dòng) 完全對(duì)稱,否則驅(qū)動(dòng)的 LED 亮度不一致。圖 3.7為驅(qū)動(dòng)部分的版圖。 圖 3.7 驅(qū)動(dòng)部分版圖3.5 布局布線在子模塊興建好之后, 設(shè)計(jì)整個(gè)芯片之前, 我們要為每個(gè)模塊在整個(gè)芯片中選擇一個(gè) 好的布圖方案, 從而使得傳輸信號(hào)通路與非相關(guān)信號(hào)通路分隔開, 降低有用信號(hào)受干擾的 程度。 在版圖上進(jìn)行系統(tǒng)整體版圖布局時(shí), 要充分考慮模塊之間的走線, 避免時(shí)鐘信號(hào)線 對(duì)單元以及內(nèi)部信號(hào)的干擾, 模塊間擺放