第2章 51單片機(jī)的基本結(jié)構(gòu)

1、返回時(shí)鐘電路4KROM程序存儲(chǔ)器RAM數(shù)據(jù)存儲(chǔ)器2X16位定時(shí)/計(jì)數(shù)器CPU處理器中斷系統(tǒng)可編程并行I/O端口P0-3可編程串行口TXDRXDT0T1P0 P1 P2 P3 內(nèi)部總線/INT0/INT1VCCRSTXTAL1 P0口XTAL2/EA/PSENALE P1口RXDTXD/INT0/INT1 P2口T0T1 P3口/WR/RDGND87C51EPROM型AT89C51ATMELFLASH型引腳圖XTAL2XTAL1NC外時(shí)鐘B 使用外部時(shí)鐘時(shí)的電路連接（CMOC型51）XTAL1XTAL230P30P返回A 使用單片機(jī)內(nèi)部震蕩電路連接 51RSTVcctVT上電自動(dòng)復(fù)位電路上電自動(dòng)

2、復(fù)位電路RCRST端上電電壓曲線端上電電壓曲線1k22uF VCC51RSTVcc具有上電自動(dòng)復(fù)位具有上電自動(dòng)復(fù)位/按鍵手動(dòng)復(fù)位功能按鍵手動(dòng)復(fù)位功能復(fù)位電路復(fù)位電路1k1R2002RP3口第二功能表返回/PSEN /WR /RD P2口80C51 P0口 ALED7 Q7D0 Q0/CP/WR/RDA15 A8 64K A7 RAM D0 A0 D7/OEA15 A8 64KA7 ROM D0 A0 D7A7A0A15A8D0D780C51單片機(jī)片外并行擴(kuò)展時(shí)的三總線提供單片機(jī)片外并行擴(kuò)展時(shí)的三總線提供51單片機(jī)片內(nèi)ROM4K片內(nèi)RAM256B片外RAM64K片外ROM64K000HFFFH0

3、000HFFFFH0FFFH1000H返回0100HSER_INT0SER_T0SER_S0000H0003H000BH0013H001BH0023H什么是中斷入口地址？什么是中斷入口地址？符號(hào)地址符號(hào)地址特殊功能特殊功能寄存器寄存器SFR通用數(shù)據(jù)通用數(shù)據(jù)存儲(chǔ)器存儲(chǔ)器80H7FH00HFFH片內(nèi)數(shù)據(jù)存儲(chǔ)器 片外數(shù)據(jù)存儲(chǔ)器256B 64KB片外數(shù)據(jù)片外數(shù)據(jù)存儲(chǔ)器存儲(chǔ)器64KB0000HFFFFH注意：1,訪問(wèn)片內(nèi)訪問(wèn)片內(nèi)RAM20H存儲(chǔ)單元；存儲(chǔ)單元；MOV A,20H2,訪問(wèn)片外訪問(wèn)片外RAM存儲(chǔ)單元；存儲(chǔ)單元； MOV R0,#20hMOVX A,R03,盡管片內(nèi)與片外的盡管片內(nèi)與片外的RA

4、M單元單元 的的00H-FFH地址相重疊但由地址相重疊但由于指令的不同不會(huì)發(fā)生地址于指令的不同不會(huì)發(fā)生地址混亂。混亂。SFR高128B低128B0FFH80H7FH00H片內(nèi)片內(nèi)RAM位尋址區(qū)3區(qū)2區(qū)1區(qū)0區(qū)通用區(qū)08H07H00H7FH30H2FH20H1FH18H17H10H0FH四個(gè)四個(gè)工作寄存器區(qū)工作寄存器區(qū)每區(qū)包含八個(gè)工作寄存器：每區(qū)包含八個(gè)工作寄存器：R0-R7位尋址區(qū)位尋址區(qū)16個(gè)單元個(gè)單元20H-2FH，共有共有128個(gè)可位尋址位。個(gè)可位尋址位。位地址：位地址：00H-7FH注意：位地址與字節(jié)地址的區(qū)別注意：位地址與字節(jié)地址的區(qū)別通用的通用的RAM區(qū)（包含棧區(qū)）區(qū)（包含棧區(qū)）地

5、址：地址：30H-7FHRAM地址07H06H05H04H03H02H01H00H返回上一次2FH20H字節(jié)地址位地址返回SFR高128B低128B0FFH80H7FH00H特殊功能寄存器特殊功能寄存器SFR在片內(nèi)在片內(nèi)RAM中的位置中的位置片內(nèi)片內(nèi)RAM注:表中黃色的單元黃色的單元為可按位尋址按位尋址的字節(jié)A1PA0PSP=60H(執(zhí)行前61HRAMFFH累加器A堆棧操作示意圖SP 始終指向有意義的單元始終指向有意義的單元FFHSP=61H(執(zhí)行后60HSP=61H(執(zhí)行前）61H60HRAMFFH累加器A堆棧操作示意圖SP 始終指向有意義的單元始終指向有意義的單元FFHSP=60H(執(zhí)行后

6、）TH0TL0CPU輸入/輸出端口外部設(shè)備輸入/輸出端口成為CPU與外部設(shè)備進(jìn)行數(shù)據(jù)交換的橋梁80C51單片機(jī)單片機(jī)內(nèi)部總線端口引腳繼續(xù)/PSEN /WR /RD P2口80C51 P0口 ALED7 Q7D0 Q0/CP/WR/RDA15 A8 64K A7 RAM D0 A0 D7/OEA15 A8 64KA7 ROM D0 A0 D7A7A0A15A8D0D780C51單片機(jī)片外并行擴(kuò)展時(shí)的三總線提供單片機(jī)片外并行擴(kuò)展時(shí)的三總線提供D Q 鎖存器CL /QP0.x引腳Vcc地址/數(shù)據(jù)1/0控制(=0時(shí))讀鎖存器讀鎖存器讀引腳內(nèi)部總線寫(xiě)鎖存器MUX (控制=0時(shí))VccD Q 鎖存器CL

7、/QP0.x引腳Vcc地址/數(shù)據(jù)1/0控制(=0時(shí))讀鎖存器讀鎖存器讀引腳內(nèi)部總線寫(xiě)鎖存器MUX (控制=0時(shí))VccD Q 鎖存器CL /QP0.x引腳Vcc地址/數(shù)據(jù)1/0控制(=0時(shí))讀鎖存器讀鎖存器讀引腳內(nèi)部總線寫(xiě)鎖存器MUX (控制=0時(shí))Vcc結(jié)構(gòu)圖D Q 鎖存器CL /QP0.x引腳Vcc地址/數(shù)據(jù)1/0控制(=0時(shí))讀鎖存器讀鎖存器讀引腳內(nèi)部總線寫(xiě)鎖存器MUX (控制=0時(shí))VccD Q 鎖存器CL /QP0.x引腳Vcc地址/數(shù)據(jù)1/0控制(=0時(shí))讀鎖存器讀鎖存器讀引腳內(nèi)部總線寫(xiě)鎖存器MUX (控制=0時(shí))VccP口單片機(jī)的引腳設(shè)計(jì)為單片機(jī)的引腳設(shè)計(jì)為輸入時(shí)使用輸入時(shí)使用M

8、OV指令指令結(jié)構(gòu)圖D Q 鎖存器CL /QP0.x引腳Vcc地址/數(shù)據(jù)1/0控制(=0時(shí))讀鎖存器讀鎖存器讀引腳內(nèi)部總線寫(xiě)鎖存器MUX (控制=0時(shí))VccP0.0JVDD返回結(jié)構(gòu)圖P0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.7D Q 鎖存器CL /QP0.x引腳Vcc地址/數(shù)據(jù)1/0控制(=1時(shí))讀鎖存器讀鎖存器讀引腳內(nèi)部總線寫(xiě)鎖存器MUX (控制=1時(shí))(1) 地址地址/數(shù)據(jù)輸出數(shù)據(jù)輸出控制電路的控制電路的“控制控制”=1, MUX接向接向“地址地址/數(shù)據(jù)數(shù)據(jù)”信號(hào)信號(hào);地址地址/數(shù)據(jù)信息通過(guò)數(shù)據(jù)信息通過(guò)“地址地址/數(shù)據(jù)數(shù)據(jù)”線經(jīng)反相器送至下線經(jīng)反相器送至下FET輸出。輸

9、出。與門(mén)打開(kāi)與門(mén)打開(kāi),輸出極的兩個(gè)輸出極的兩個(gè)FET都處于正常的工作狀態(tài)都處于正常的工作狀態(tài),不用外加上拉電阻。不用外加上拉電阻。D Q 鎖存器CL /QP0.x引腳Vcc地址/數(shù)據(jù)1/0控制(=1時(shí))讀鎖存器讀鎖存器讀引腳內(nèi)部總線寫(xiě)鎖存器MUX (控制=1時(shí))(1) 地址地址/數(shù)據(jù)輸出數(shù)據(jù)輸出輸出的地址輸出的地址/數(shù)據(jù)信息為數(shù)據(jù)信息為1:與門(mén)輸出為與門(mén)輸出為1，上方的場(chǎng)效應(yīng)管導(dǎo)通，下方的場(chǎng)效應(yīng)管截止，上方的場(chǎng)效應(yīng)管導(dǎo)通，下方的場(chǎng)效應(yīng)管截止，P0.x引腳輸出為引腳輸出為1；上方的場(chǎng)效應(yīng)管起到內(nèi)部上拉電阻的作用。上方的場(chǎng)效應(yīng)管起到內(nèi)部上拉電阻的作用。輸出的地址輸出的地址/數(shù)據(jù)信息為數(shù)據(jù)信息為0:

10、上方的場(chǎng)效應(yīng)管截止，下方的場(chǎng)效應(yīng)管導(dǎo)通，上方的場(chǎng)效應(yīng)管截止，下方的場(chǎng)效應(yīng)管導(dǎo)通，P0.x引腳輸出為引腳輸出為0。輸出電路是上、下兩個(gè)場(chǎng)效應(yīng)管形成的推拉式結(jié)構(gòu)，提高負(fù)載能力；輸出電路是上、下兩個(gè)場(chǎng)效應(yīng)管形成的推拉式結(jié)構(gòu)，提高負(fù)載能力；(2 )數(shù)據(jù)輸入數(shù)據(jù)輸入對(duì)應(yīng)的對(duì)應(yīng)的“控制控制” =0，MUX接通鎖存器的接通鎖存器的/Q端。端。P0口作為地址口作為地址/數(shù)據(jù)復(fù)用方式訪問(wèn)外部存儲(chǔ)器時(shí)，數(shù)據(jù)復(fù)用方式訪問(wèn)外部存儲(chǔ)器時(shí)，CPU自動(dòng)向自動(dòng)向P0口寫(xiě)入口寫(xiě)入FFH，使下方場(chǎng)效應(yīng)管截止，上方場(chǎng)效應(yīng)管，使下方場(chǎng)效應(yīng)管截止，上方場(chǎng)效應(yīng)管由于控制信號(hào)為由于控制信號(hào)為0也截止，從而保證數(shù)據(jù)信息的高阻抗輸入，從外部存

11、儲(chǔ)器輸入的數(shù)據(jù)信息直接由也截止，從而保證數(shù)據(jù)信息的高阻抗輸入，從外部存儲(chǔ)器輸入的數(shù)據(jù)信息直接由P0.x引腳通過(guò)輸引腳通過(guò)輸入緩沖器進(jìn)入內(nèi)部總線。入緩沖器進(jìn)入內(nèi)部總線。D Q 鎖存器CL /QP0.x引腳Vcc地址/數(shù)據(jù)1/0控制(=0時(shí))讀鎖存器讀鎖存器讀引腳內(nèi)部總線寫(xiě)鎖存器MUX (控制=0時(shí))(2 )數(shù)據(jù)輸入數(shù)據(jù)輸入具有高阻抗輸入的具有高阻抗輸入的I/O口具有高電平、低電平和高阻抗口具有高電平、低電平和高阻抗3種狀態(tài)。種狀態(tài)。P0口作為地址口作為地址/數(shù)據(jù)總線使用時(shí)是一個(gè)真正的雙向端口。數(shù)據(jù)總線使用時(shí)是一個(gè)真正的雙向端口。 D Q 鎖存器CL /QP0.x引腳Vcc地址/數(shù)據(jù)1/0控制(=

12、0時(shí))讀鎖存器讀鎖存器讀引腳內(nèi)部總線寫(xiě)鎖存器MUX (控制=0時(shí))返回結(jié)構(gòu)圖D Q 鎖存器CL /QP1.x引腳Vcc讀鎖存器讀引腳內(nèi)部總線寫(xiě)鎖存器內(nèi)部上拉電阻D Q 鎖存器CL /QP2.x引腳Vcc地址控制讀鎖存器讀引腳內(nèi)部總線寫(xiě)鎖存器MUX (地址/數(shù)據(jù)=0)內(nèi)部上拉電阻返回上一次D Q 鎖存器CL /QP3.x引腳第二輸出功能讀鎖存器讀引腳內(nèi)部總線寫(xiě)鎖存器Vcc返回第二輸入功能P0、P1、P2、P2作作通用通用I/O口口使用時(shí)的注意事項(xiàng)使用時(shí)的注意事項(xiàng)繼續(xù)返回TS1S1S6S5S4S3機(jī)器周期TS1S1S6S5S4S3機(jī)器周期ROMROMROM單字節(jié)指令雙字節(jié)指令三字節(jié)指令機(jī)器周期讀操

13、作碼一讀操作碼丟棄 ALE返回S1S2S6S5S4S3T震蕩周期INC A OP2-2OP2-1n+1n程序ROMPC返回ADD A, #DATAS1S2S6S5S4S3機(jī)器周期讀操作碼一讀操作碼二ALET震蕩周期S1S2S6S5S4S3機(jī)器周期1讀操作碼讀無(wú)效S1S2S6S5S4S3讀無(wú)效讀無(wú)效機(jī)器周期2ALE返回/PSEN /WR /RD P2口80C51 P0口 ALED7 Q7D0 Q0/CP/WR/RDA15 A8 64K A7 RAM D0 A0 D7/CSA15 A8 64KA7 ROM D0 A0 D71004HPC2000HDPTR外部ROM外部RAMS1S2S6S5S4S3S1S2S6S5S4S3ALEPsenA15-A8(PC)=10HA15-A8(DPH)=20H04H0