第五模塊 時序邏輯電路

1、第五模塊：時序邏輯電路一、本模塊學(xué)習(xí)目標1、掌握時序邏輯電路的特點；2、熟練掌握時序邏輯電路的分析與設(shè)計方法；3、掌握同步和異步的二十進制計數(shù)器的構(gòu)成方法和工作原理；4、熟練掌握中規(guī)模集成芯片，運用“反饋歸零法”、“反饋置數(shù)法”、“反饋置最小數(shù)法”和“級聯(lián)法”等四種方法構(gòu)成“N進制計數(shù)器”。二、本模塊重難點內(nèi)容1、時序邏輯電路在邏輯功能和電路結(jié)構(gòu)上的特點，以及時序邏輯電路邏輯功能的描述方法。2、同步時序邏輯電路的分析方法和設(shè)計方法。3、幾種常見中規(guī)模集成時序邏輯電路的邏輯功能和使用方法（會讀功能表，掌握擴展接法及任意進制計數(shù)器的構(gòu)成方法等）。三、本模塊問題釋疑1、時序邏輯電路由哪幾部分組成？它

2、和組合電路的區(qū)別是什么？答：時序邏輯電路由組合電路和存儲電路兩部分組成。組合邏輯電路在任一時刻的輸出信號僅與當時的輸入信號有關(guān)；而時序邏輯電路還與電路原來的狀態(tài)有關(guān)。時序電路可分為同步時序電路和異步時序電路兩大類。2、描述時序電路邏輯功能的方法有哪幾種？答：描述時序電路邏輯功能的方法有：狀態(tài)方程、驅(qū)動方程、輸出方程、狀態(tài)表、狀態(tài)圖和時序圖。3、什么是狀態(tài)表、狀態(tài)圖、時序圖？答：反映時序邏輯電路的輸出Z、次態(tài)Qn+1和電路的輸入X，現(xiàn)態(tài)Qn間對應(yīng)取值關(guān)系的表格稱為狀態(tài)表。反映時序邏輯電路狀態(tài)轉(zhuǎn)換規(guī)律及相應(yīng)輸入、輸出取值關(guān)系的圖形稱為狀態(tài)圖。時序圖即時序電路的工作波形圖。4、 狀態(tài)圖怎樣構(gòu)成？答：

3、在狀態(tài)圖中，圓圈及圈內(nèi)的字母或數(shù)字表示電路的各個狀態(tài)，連線箭頭表示狀態(tài)轉(zhuǎn)換的方向（由現(xiàn)態(tài)到次態(tài)）。標在連線一側(cè)的數(shù)字表示狀態(tài)轉(zhuǎn)換前輸入信號的取值和輸出值。例如已知狀態(tài)表，請作出狀態(tài)轉(zhuǎn)換圖。答：其對應(yīng)的狀態(tài)轉(zhuǎn)換圖如下：5、存儲電路的作用？答：由于時序邏輯電路在任一時刻的輸出信號不僅與當時的輸入信號有關(guān)，而且還與電路原來的狀態(tài)有關(guān)，因此，時序邏輯電路中必須存儲電路，由它將某一時刻之前的電路狀態(tài)保存下來。6、 時序邏輯電路的特點？解：時序邏輯電路的特點如下：a) 時序邏輯電路由組合電路和存儲電路組成。b) 時序邏輯電路中存在反饋，因而電路的工作狀態(tài)與時間因素相關(guān)，即時序電路的輸出由電路的輸入和電路原

4、來的狀態(tài)共同決定。7、 分析比較同步時序電路和異步時序電路？答：同步時序電路：電路中的觸發(fā)器均用一個時鐘脈沖，在它的統(tǒng)一控制下，各觸發(fā)器同時翻轉(zhuǎn)，工作的速度較快。異步時序電路：電路中存在多個時鐘信號，分別控制不同的觸發(fā)器，因此，各觸發(fā)器不是在同一時刻翻轉(zhuǎn)，時間上有先有后，工作速度較慢。8、 時序電路按輸出與輸入的關(guān)系如何分類？答：可分為米里型和莫爾型兩類。米里型電路的輸出是輸入變量和電路現(xiàn)狀的函數(shù)；莫爾型電路的輸出僅與電路的現(xiàn)態(tài)有關(guān)。9、 什么是時序邏輯電路的分析？答：根據(jù)給定的時序邏輯電路圖，通過分析，求出它的輸出Z的變化規(guī)律，以及電路狀態(tài)Q的轉(zhuǎn)換規(guī)律，進而說明該時序電路的邏輯功能和工作特性

5、。10、 列寫狀態(tài)表的方法？答：先填入電路現(xiàn)態(tài)Qn的所有組合狀態(tài)以及輸入信號X的所有組合狀態(tài)，然后根據(jù)輸出方程及狀態(tài)方程，逐行填入當前輸出Z的相應(yīng)值，以及次態(tài)Qn+1的相應(yīng)值。如下例所示：11、 什么是原始狀態(tài)圖？做圖方法？答：直接由要求實現(xiàn)的邏輯功能求得的狀態(tài)轉(zhuǎn)換圖叫做原始狀態(tài)圖。具體做法：a) 分析給定的邏輯功能，確定輸入變量、輸出變量及該電路應(yīng)包含的狀態(tài)，并用字母SO、S1、表示這些狀態(tài)。b) 分別以上述狀態(tài)為現(xiàn)態(tài)，考察在每一個可能的輸入組合作用下應(yīng)轉(zhuǎn)入哪個狀態(tài)及相應(yīng)的輸出，便可求得符合題意的狀態(tài)圖。12、 作出原始狀態(tài)圖？設(shè)計一個串行數(shù)據(jù)檢測電路，當連續(xù)輸入3個或3個以上1時，電路的輸

6、出為1，其它情況下輸出為0。例如：輸入X輸入Y 000000001000110答：所作出的原始狀態(tài)圖如下：13、 什么是狀態(tài)等價？如何進行狀態(tài)化簡？答：所謂狀態(tài)等價，是指在原始狀態(tài)圖中，如果有兩個或兩個以上的狀態(tài)，在輸入相同的條件下，不僅有相同的輸出，而且向同一個次態(tài)轉(zhuǎn)換，則稱這些狀態(tài)是等價的。凡是等價狀態(tài)都可以合并。例如S1與S2等價，可取消S2并且將S2出發(fā)的所有連線去掉，將指向S2的連線改而指向S1。14、 指出下列原始狀態(tài)轉(zhuǎn)換圖中有否等價的狀態(tài)？答：所得原始狀態(tài)圖中，狀態(tài)S2和S3等價。因為它們在輸入為1時輸出都為1，且都轉(zhuǎn)換到次態(tài)S3；在輸入為0時輸出都為0，且都轉(zhuǎn)換到次態(tài)S0。所以

7、它們可以合并為一個狀態(tài)，合并后的狀態(tài)用S2表示。15、 選擇觸發(fā)器個數(shù)的要求？答：在進行時序邏輯電路設(shè)計時，設(shè)電路包含M個狀態(tài)，則選擇觸發(fā)器的個數(shù)為n，應(yīng)滿足2n-1<M2n。16、 如果發(fā)現(xiàn)設(shè)計的電路沒有自啟動能力，如何修改？答：在驅(qū)動信號之卡諾圖的包圍圈中，對無效狀態(tài)X的處理作適當修改，即原來取1畫入包圍圈的，可試改為取0而不畫入包圍圈，或者相反。得到新的驅(qū)動方程和邏輯圖，再檢查其自啟動能力，直到能夠自啟動為止。17、 列舉描述時序電路邏輯功能的各種方法的特點？答：邏輯方程組是和具體時序電路直接對應(yīng)的，狀態(tài)表和狀態(tài)圖能給出時序電路的全部工作過程，時序圖能更直觀地顯示電路的工作過程。1

8、8、 什么是有效序列、無效序列？答：狀態(tài)圖中有些狀態(tài)，形成閉合回路，在電路正常工作時，電路狀態(tài)總是按照回路中的箭頭方向循環(huán)變化，構(gòu)成有效序列即有效狀態(tài)。其余不在閉合回路中的狀態(tài)為無效狀態(tài)。19、 什么是自啟動能力？答：在狀態(tài)圖中，若電路由于某種原因進入無效狀態(tài)時，在CP脈沖作用后，電路能自動回到有效序列，這種能力稱為電路具有自啟動能力。20、 異步時序邏輯電路分析的注意事項？答：在異步時序邏輯電路中，由于沒有統(tǒng)一的時鐘脈沖，分析時必須注意，觸發(fā)器只有在再到其CP端上的信號有效時，才有可能改變狀態(tài)。否則，觸發(fā)器將保持原有狀態(tài)不變。根據(jù)各觸發(fā)器的時鐘信號CP的邏輯表達式及觸發(fā)方式，確定各CP端是否

9、有觸發(fā)信號作用。21、 計數(shù)器如何分類？答：按時鐘脈沖輸入方式可分為同步計數(shù)器和異步計數(shù)器；按進位體制可分為二進制計數(shù)器和非二進制計數(shù)器；按計數(shù)過程中數(shù)字增減趨勢分為加計數(shù)器、減計數(shù)器和可逆計數(shù)器。22、 什么是異步計數(shù)器，什么是同步計數(shù)器？兩者區(qū)別何在？答：組成計數(shù)器的各觸發(fā)器的CP脈沖不是同一個脈沖，因此各觸發(fā)器狀態(tài)翻轉(zhuǎn)不在同一時刻，稱為異步計數(shù)器。組成計數(shù)器的各觸發(fā)器均由同一個CP脈沖控制，狀態(tài)翻轉(zhuǎn)也在同一時刻進行，稱為同步計數(shù)器。同步計數(shù)器運算速度快，可靠性高。而異步計數(shù)器不僅運算速度慢，而且可能產(chǎn)生誤碼，如由狀態(tài)“0111”變到狀態(tài)“1000”的過程實際上是0111011001000

10、0001000。同步計數(shù)器則在同一時刻由01111000。23、 什么是模2計數(shù)器？答：進位模數(shù)為2n的計數(shù)器統(tǒng)稱為模2計數(shù)器，其中n為觸發(fā)器的級數(shù)。24、 列舉計數(shù)器和寄存器的功能？答：計數(shù)器用于統(tǒng)計輸入時鐘脈沖的個數(shù)、分頻、定時、產(chǎn)生節(jié)拍脈沖等。寄存器的功能是存儲代碼。移位寄存器還可以用來實現(xiàn)數(shù)據(jù)的串行并行轉(zhuǎn)換、數(shù)據(jù)處理及數(shù)值的運算。25、 列出二進制計數(shù)器極間連接的規(guī)律？答：其規(guī)律如下：26、 2n進制同步加法計數(shù)器組成規(guī)律？答：同步計數(shù)器各觸發(fā)器的時鐘端均接至同一個時鐘源CP，同時翻轉(zhuǎn)。最低位每來一個時鐘必翻轉(zhuǎn)一次，其它各位在其全部低位均為“1”時，即低位向高位進位時，在時鐘CP作用下

11、才翻轉(zhuǎn)。用JK觸發(fā)器實現(xiàn)，則：27、 畫出3位二進制計數(shù)器的輸出波形？答：其輸出波形如下：28、 用邊沿JK觸發(fā)器構(gòu)成異步4位二進制加運算計數(shù)器。答：連接電路如下圖所示：29、 2n進制同步減法計數(shù)器組成規(guī)律？答：最低位觸發(fā)器每來一個時鐘就翻轉(zhuǎn)一次，而高位觸發(fā)器只有在低位全部為0，低位需向高位借位時，在時鐘的作用下才產(chǎn)生翻轉(zhuǎn)。用JK觸發(fā)器實現(xiàn)，則：30、 分析異步計數(shù)器的延遲時間？答：對于一個n位的二進制異步計數(shù)器來說，從一個計數(shù)脈沖到來。到n個觸發(fā)器翻轉(zhuǎn)穩(wěn)定，需要經(jīng)歷的最長時間是ntpd，為保證計數(shù)器的狀態(tài)能正確反映計數(shù)脈沖的個數(shù)，下一個計數(shù)脈沖必須在ntpd后到來，因此，計數(shù)脈沖的最小周期

12、Tmin=ntpd。31、 二進制異步計數(shù)器的特點？答：（1）n位二進制異步計數(shù)器由n個處于計數(shù)工作狀態(tài)的觸發(fā)器組成。（2）串行計數(shù)，工作速度較低。32、 同步計數(shù)器工作特點？答：計數(shù)脈沖同時接于觸發(fā)器的時鐘脈搏沖輸入端，當計數(shù)脈沖到來時，應(yīng)該翻轉(zhuǎn)的觸發(fā)器是同時翻轉(zhuǎn)的，沒有各級延遲時間的積累問題，并行計數(shù)。33、 什么是可逆計數(shù)器？答：同時兼有加和減兩種計數(shù)功能的計數(shù)器稱為可逆計數(shù)器。34、 檢查自啟動的方法？答：畫出包括無效狀態(tài)在內(nèi)的完整的狀態(tài)圖，看能否從無效狀態(tài)進入有效狀態(tài)。35、 同步計數(shù)器和異步計數(shù)器的性能進行比較？答：性能進行比較如下：1） 與異步計數(shù)器相比，同步計數(shù)器的電路結(jié)構(gòu)要復(fù)

13、雜得多；2） 同步計數(shù)器的各觸發(fā)器受到同一時鐘脈沖控制，決定各觸發(fā)器狀態(tài)的條件（J、K狀態(tài)）也是并行產(chǎn)生的，所以該計數(shù)器的最端輸入脈沖的周期為一級觸發(fā)器延遲時間，與異步計數(shù)器比較，其速度提高了很多；3） 由于各個觸發(fā)器的狀態(tài)幾乎是同時改變的，在譯碼顯示時，不易產(chǎn)生差錯；4） 在同步計數(shù)器中，由于全部觸發(fā)器都由同一個脈沖源來驅(qū)動，要求脈沖源具有較大的功率。36、 列舉一些常用的集成計數(shù)器芯片。答：常用的集成計數(shù)器芯片如下：74LS160：4位同步十進制加法計數(shù)器，異步清除；74LS161：4位同步二進制加法計數(shù)器，異步清除；74LS162：4位同步十進制加法計數(shù)器，同步清除；74LS163：4位

14、同步二進制加法計數(shù)器，同步清除；74LS190：4位同步十進制加/減法計數(shù)器；74LS191：4位同步二進制加/減法計數(shù)器；74LS192：4位同步十進制加/減法計數(shù)器，帶清除；74LS193：4位同步二進制加/減法計數(shù)器，帶清除37、74161的功能？答：74161是4位二進制同步加計數(shù)器，功能有：異步清零；同步并行預(yù)置數(shù)；保持功能；計數(shù)功能。其功能表如下：38、什么是異步清零？答：當RD=0時，不管其他輸入端的狀態(tài)如何（包括時鐘信號CP），計數(shù)器輸出將被直接置零，稱為異步清零。39、 什么是同步并行預(yù)置？答：在RD=1時，當LD=0，且有時鐘脈沖CP的上升沿作用時，A、B、C、D輸入端的數(shù)

15、據(jù)將分別被QAQD所接收。40、 74161分別處于保持和計數(shù)狀態(tài)的條件？答：在RD=LP=1的條件下，當ET·EP=0，即兩個計數(shù)使能端中有0時，不管有無CP脈沖作用，計數(shù)器都將保持原有狀態(tài)不變。當RD=LD=EP=ET=1時，74161處于計數(shù)狀態(tài)。41、 用74161的異步清零的功能構(gòu)成12進制的計數(shù)器，請畫出電路圖。答：其電路圖如下：42、 用74161的同步置數(shù)的功能構(gòu)成12進制的計數(shù)器，請畫出電路圖。答：其電路圖如下：43、 74LS193的特點？答：74LS193是雙時鐘4二進制同步可逆計數(shù)器，有兩個時鐘脈沖輸入端CPU和CPD。在RD=0、LD=1的條件下，作加計數(shù)時

16、，令CPD=1，計數(shù)脈沖從輸入；作減計數(shù)時，令CPU=1，計數(shù)脈沖從CPD輸入。44、 74LS290的特點？答：74LS290是異步十進制計數(shù)器，它由1個1位二進制計數(shù)器和1個異步五進制計數(shù)器組成。如果計數(shù)脈沖由CPA端輸入，輸出由QA端引出，即是二進制計數(shù)器；如果計數(shù)脈沖由CPB端輸入，輸出由QB QD引出，即是五進制計數(shù)器；如果將QA與CPB相連，計數(shù)脈沖由CPA輸入，輸出由QAQD引出，即是8421碼十進制計數(shù)器。45、 用集成計數(shù)器構(gòu)成任意進制計數(shù)器的原則？答：用現(xiàn)有的M進制集成計數(shù)器構(gòu)成N進制計數(shù)器時，如果M>N，則需一片M進制計數(shù)器；如果M<N，則需多片M進制計數(shù)器。

17、46、 分析反饋清零法？答：反饋清零法適用于有清零輸入端的集成計數(shù)器。74161具有異步清零功能，在其計數(shù)過程中，使RD=0，74161的輸出會立即回到0000狀態(tài)，清零信號消失后，74161又從0000狀態(tài)開始重新計數(shù)。47、 分析反饋置數(shù)法？答：適用于具有預(yù)置數(shù)功能的集成計數(shù)器。在其計數(shù)過程中，將它輸出的任何一個狀態(tài)通過譯碼，產(chǎn)生一個預(yù)置數(shù)控制信號反饋至預(yù)置數(shù)控制端，在下一個CP脈沖作用后，計數(shù)器從被置入的狀態(tài)開始重新計數(shù)。48、 列出74290的清零和置位功能端的電平？答：74290的清零和置位功能端的電平如下：49、 列出7490：二五十進制計數(shù)器的輸入脈沖和輸出狀態(tài)？答：二五十進制計

18、數(shù)器的輸入脈沖和輸出狀態(tài)如下：50、 用7290構(gòu)成8進制計數(shù)器，畫出電路圖。答：其電路圖如下：51、 用兩片7490構(gòu)成100進制計數(shù)器。答：電路圖如下：52、 什么是寄有器？答：寄存器是用以暫存二進制代碼的邏輯部件，能實現(xiàn)對數(shù)據(jù)的清除、接收、保存和輸出等功能。移位寄存器還有移位功能。53、 寄存器與鎖存器的區(qū)別？答：兩者功能一致，區(qū)別僅在于寄存器中用邊沿觸發(fā)器，而鎖存器中用電平觸發(fā)器。用哪一種電路寄存信息，取決于觸發(fā)器信號和數(shù)據(jù)之間的時間關(guān)系。54、 數(shù)碼寄存器和移位寄存器有什么區(qū)別？答：數(shù)碼寄存器只能寄存數(shù)據(jù)，且只能并行輸入和輸出數(shù)據(jù)。移位寄存器不僅能寄存數(shù)據(jù)，而且能實現(xiàn)數(shù)據(jù)的左、右移位

19、，其輸入和輸出數(shù)據(jù)不僅可并行操作，也可串行操作。55、 什么是并行輸入、串行輸入、并行輸出和串行輸出？答：并和輸入是將整個數(shù)碼由各位寄存器輸入端同時一次輸入到寄存器中，并行輸出則是由寄存器各位觸發(fā)器輸出端同時輸出二進制數(shù)的各位值，串行輸入是由寄存器的第一位觸發(fā)器輸入端將二進制數(shù)碼逐位輸入到寄存器中，每輸入一位則數(shù)碼在寄存器中向左或向右移一位，直到全部各位輸入完畢為止。串行輸出則由寄存器末位輸出端將數(shù)碼通過移位的方法逐位移出寄存器。56、 分析移位寄有器？答：移位寄存器具有數(shù)碼的寄存和移位兩個功能。若在移位脈沖作用下，寄有器中的數(shù)碼依次向左移動一位，則稱左移。依次向右移動一位，稱為右移。既可左移

20、又可右移的稱雙向移位寄存器。57、 移位寄存器的應(yīng)用？答：移位寄存器的應(yīng)用如下：b) 可進行串行數(shù)據(jù)和并行數(shù)據(jù)的互相轉(zhuǎn)換。c) 可組成移位型計數(shù)器。包括環(huán)形計數(shù)器和扭環(huán)形計數(shù)器。58、 寄存器有幾種工作方式？答：寄存器有兩種工作方式：單拍工作方式和雙拍工作方式。如下圖示。59、 雙拍工作方式的過程是怎樣的？答：工作過程如下：60、 請畫出一個單項移位寄存器的電路圖？答：電路圖如下：61、 單項移位寄存器有哪些特點？答：單項移位寄存器的特點如下：d) 單向移位寄存器中的數(shù)碼，在CP脈沖操作下，可以依次右移或左移。e) n位單向移位寄存器可以寄存n位二進制代碼。n個CP脈沖即可完成串行輸入工作，此

21、后可從Q0Qn-1端獲得并行的n位二進制數(shù)碼，再用n個CP脈沖又可實現(xiàn)串行輸出操作。f) 若串行輸入端狀態(tài)為0，則n個CP脈沖后，寄存器便被清零。62、 (A)試分析下圖所示電路，說明它是多少進制的計數(shù)器。答：由上圖所示電路可知，該計數(shù)器是用“反饋清零法”構(gòu)成的。當輸出端狀態(tài)為10101110時，由與非門輸出一個清零信號，使兩片74161同時被清零，計數(shù)器又從00000000狀態(tài)開始重新計數(shù)。由于（10101110）B=（174）D，因此該計數(shù)器的模M=174。(B)試分析下圖所示電路，說明它是多少進制的計數(shù)器。答：兩片74161級連后，輸出端共有16×16=256個不同的狀態(tài)，而在

22、用“反饋置數(shù)法”構(gòu)成的上圖所示電路中，預(yù)置數(shù)輸入端所加的數(shù)據(jù)為01010010，它所對應(yīng)的十進制數(shù)是82，說明該電路從01010010狀態(tài)開始計數(shù)，跳過了82個狀態(tài)，因此該計數(shù)器的模M=256-82=174。63、 畫出循環(huán)移位寄存器的電路圖，有何特點？答：其電路圖如下：最后位的輸出成為第一位的輸入。四、本模塊例題詳解例5.1 分析圖5.3所示電路的邏輯功能，檢查電路能否自啟動。解：（1）方程式時鐘方程：驅(qū)動方程： （5.1）狀態(tài)方程：（5.2）狀態(tài)轉(zhuǎn)換表（見表5.3）表5.3例5.1的狀態(tài)轉(zhuǎn)換真值表CPQ2nQ1nQ0nQ2n+1Q1n+1Q0n+1100010021000103010001

23、40010001111110211010131011004011010(3)畫出狀態(tài)轉(zhuǎn)換圖（見圖5.4）Q2Q1Q0000100101110111001010011圖5.4邏輯電路的狀態(tài)轉(zhuǎn)換圖（4）檢查自啟動。經(jīng)查，電路有111、110、101、011四個無效狀態(tài)如圖5.2所示，電路能夠啟動。（5）時序圖（見圖5.5） CP Q1 Q2 Q3圖5.5例5.1邏輯電路的時序圖（6）功能說明：圖5.1邏輯電路是一個同步四進制計數(shù)器。例5.2試分析圖5.6所示電路，并說明其邏輯功能。解：（1）驅(qū)動方程： (5.3) (2)狀態(tài)方程：（5.4）（3）狀態(tài)表（見表5.4）表5.4 例5.2的狀態(tài)表（4）

24、狀態(tài)圖（見圖5.7）（5）時序圖（見圖5.8）（6）功能說明：圖5.6電路是同步六進制加法計數(shù)器。例5.3試分析圖5.9所示電路的功能，說明電路是幾進制計數(shù)器，能否自啟動，畫出其狀態(tài)轉(zhuǎn)換圖。解：電路由三個FF構(gòu)成，其計數(shù)長度N8，即電路不會超過8進制，電路下降沿觸發(fā)的JKFF組成，觸發(fā)時刻為CP的（1）驅(qū)動方程： （5.5）(2)輸出方程： （5.6）（3）狀態(tài)方程： （5.7）(4)列狀態(tài)轉(zhuǎn)換表（見表5.5）表5.6狀態(tài)轉(zhuǎn)換表圖5.10狀態(tài)轉(zhuǎn)換圖從圖中可清楚地看出，電路是能夠自啟動的，而且電路每來6個時鐘，其狀態(tài)變化循環(huán)一遍，故稱電路有6個有效狀態(tài)，亦稱電路為6進制計數(shù)器。將圖5.9與圖5.

25、6相比較可以看出：6進制加法計數(shù)器能由不同的邏輯電路結(jié)構(gòu)實現(xiàn)。另外由電路的輸出方程可知，電路在出現(xiàn)101狀態(tài)時，輸出Y1。可將此信號看作一個進位脈沖信號，每來6個時鐘CP，Y輸出一個正脈沖，其正脈沖的寬度與時鐘CP的周期相同。（6）結(jié)論：圖5.9所示電路為一個同步的能自啟動的六進制加法計數(shù)器。例5.4分析圖5.11邏輯電路的功能，說明電路是幾進制計數(shù)器，能否自啟動，并畫出電路的狀態(tài)轉(zhuǎn)換圖。（1）時鐘方程CP1CP2CP3CP驅(qū)動方程：圖5.11例5.4的邏輯電路圖（5.8）（2）列狀態(tài)轉(zhuǎn)換表。根據(jù)上述驅(qū)動方程組和JK觸發(fā)器真值表可列狀態(tài)轉(zhuǎn)換表如表5.6表5.6 例5.4的狀態(tài)轉(zhuǎn)換表（3）功能描

26、述。由表5.6可知電路的工作狀態(tài)轉(zhuǎn)換圖為：因為在這個工作狀態(tài)循環(huán)內(nèi)包含5個工作狀態(tài)，所以該電路是模5（或稱五進制）同步計數(shù)器。（4）檢查能自啟動 有非工作狀態(tài)011，100，111。將它們分別代入驅(qū)動方程，可得列表5.6倒數(shù)三行的內(nèi)容。由此可知011100101，111010，即所有的非工作狀態(tài)都可以進入工作狀態(tài)（即有效狀態(tài)），因此，該計數(shù)器可以自啟動。（5）完整的狀態(tài)轉(zhuǎn)換圖（見圖5-12）圖5.12例5.4的完整狀態(tài)轉(zhuǎn)換圖 圖5.13例5.5邏輯電路圖例5.5 電路如圖5.13所示，設(shè)初態(tài) Q3Q2Q1100 ，試畫出其工作狀態(tài)轉(zhuǎn)換表和狀態(tài)轉(zhuǎn)換圖，描述電路的功能，并檢查能否自啟動。若不能自啟

27、動，請對電路進行修改，使其具有自啟動功能。解：（1） 時鐘方程：CP1=CP2=CP3=CP 驅(qū)動方程：狀態(tài)方程：(5.9) （5.10）（2） 列狀態(tài)轉(zhuǎn)換真值表（見表5.7）（3） 畫狀態(tài)轉(zhuǎn)換圖（見圖5.14）表5.7例5.5電路狀態(tài)轉(zhuǎn)換真值表圖5.14例5.5電路的狀態(tài)轉(zhuǎn)換圖d圖5.15J1的卡諾圖（4）檢查能否自啟動。將無效狀態(tài)=000代入特性方程，得到次態(tài)=000，所以此電路不能自啟動。（5） 自啟動電路設(shè)計 保持原來儲存電路結(jié)構(gòu)，只需重新設(shè)計J1K1 就行了。要使=000進入 =001，就只需要=0能進入=1。根據(jù)J-K觸發(fā)器的激勵表知，必須滿足（d為任意值），此處若取=0，則仍然有

28、=。因此，只需要重新求J1 的方程即可達到目的。根據(jù)以上分析，由表5.7最下一行取值可得J1的卡諾圖如圖5.15所示。 (5.11)修改后，具有自啟動功能的電路如圖5.16所示 （6）功能說明：圖5.13是同步模7計數(shù)器 例5.6設(shè)計一個七進制加法計數(shù)器。要求：（1）用最少的JK邊沿觸發(fā)器和少量與非門實現(xiàn)。圖5.16圖5.13修改后可自啟動邏輯電路（2）利用集成電路芯片74LS160和反饋清零法實現(xiàn)（異步清零）（3）利用集成電路芯片74LS160和反饋置數(shù)法實現(xiàn)（同步置數(shù)）解：（1）用最少的JK邊沿觸發(fā)器和少量的與非門實現(xiàn)計數(shù)器的狀態(tài)圖用3位二進制編碼。則電路狀態(tài)轉(zhuǎn)換圖如下圖5.17所示圖5.

29、17例5.6狀態(tài)轉(zhuǎn)換圖畫出圖5.17所對應(yīng)的卡諾圖，見圖5.18圖5.18例5.6的狀態(tài)轉(zhuǎn)換卡諾圖 從上圖中求得狀態(tài)方程如下：（5.12）JK觸發(fā)器的驅(qū)動方程圖5.19用JK觸發(fā)器構(gòu)成的七進制計數(shù)器（5.13） 畫邏輯電路圖，如圖5.19所示，經(jīng)檢查電路能夠自啟動。圖5.19例5.6的邏輯電路圖（2）用集成電路芯片74LS160的反潰歸零法實現(xiàn)，電路如圖5.20所示圖5.21用同步置數(shù)法實現(xiàn)七進制加法計數(shù)器圖5.20用異步清零法實現(xiàn)七進制加法計數(shù)器（3）用74LS160和同步置數(shù)法實現(xiàn)（見圖5.21所示） 例5.7 設(shè)計一個同步11進制減法計數(shù)器。要求用JK邊觸法器和少量的門電路實現(xiàn)。解：（1

30、）確定狀態(tài)數(shù)、狀態(tài)編碼，畫狀態(tài)轉(zhuǎn)換圖 N11 取n=4即4位輸出的JK邊沿觸發(fā)器，于是狀態(tài)轉(zhuǎn)換圖為： 圖5.22例5.7的狀態(tài)轉(zhuǎn)換圖（2）求狀態(tài)方程和驅(qū)動方程 將上述狀態(tài)轉(zhuǎn)換圖用卡諾圖表示，然后分別對的卡諾圖進行化簡（見圖5.23所示）圖5.2311進制減法計數(shù)卡諾圖圖5.23化簡后得到狀態(tài)方程為：（5.14）由上述狀態(tài)方程得驅(qū)動方程（5.15）（3）畫出電路圖（見圖5.24），經(jīng)檢查，電路能自啟動。圖5.2411進制減法計數(shù)器的邏輯電路圖例5.8 設(shè)計一個串行數(shù)據(jù)檢測器，要求當串行數(shù)據(jù)x連續(xù)輸入三個0時，輸出為1，否則輸出為1。解：（1）確定狀態(tài)狀態(tài)數(shù)、狀態(tài)編碼，并畫狀態(tài)轉(zhuǎn)換圖。 設(shè)一個0也

31、沒有輸入時電路的初始狀態(tài)編碼為 S0=00, 輸入一個0后變?yōu)闋顟B(tài)編碼為S1=01，輸入兩個0后狀態(tài)編碼為S2=10，輸入三個0后狀態(tài)編碼為S3=11 ，輸出Y為高電平1，在任何一種狀態(tài)下，若x輸入1。則電路轉(zhuǎn)換初始狀態(tài)S0=00,即電路有四個狀態(tài)。表5.8 例5.8題的狀態(tài)轉(zhuǎn)換表狀態(tài)轉(zhuǎn)換圖如圖5.25所示現(xiàn)態(tài)次態(tài)輸出YX0X10001/000/00110/000/01011/100/01111/100/0圖5.25例5.8的狀態(tài)轉(zhuǎn)換圖（2）求狀態(tài)轉(zhuǎn)換表和狀態(tài)方程 根據(jù)圖5.25可得到狀態(tài)轉(zhuǎn)換表（見表5.8所示） 根據(jù)表5.8可用圖5.26所示卡諾圖表示 0圖5.26 例5.8串行數(shù)據(jù)檢測器的

32、卡諾圖 卡諾圖5.26經(jīng)化簡后得到狀態(tài)方程、輸出方程：（5.16）（3）求驅(qū)動方程 對照主從J-K觸發(fā)器的特性方程得驅(qū)動方程（5.17）（4）畫出邏輯電路圖（見圖5.27）所示），電路沒有多余狀態(tài)，不需要檢查自啟動。圖5.27例5.8題串行數(shù)據(jù)檢測器電路圖例5.9 CMOS同步四位二進制計數(shù)器應(yīng)用CMOS同步四位二進制加法計數(shù)器CC4520芯片的邏輯符號和功能如圖5.28和表5.9所示。1. 根據(jù)芯片的功能表，說明芯片在作十進制加法計數(shù)時有關(guān)引腳的正確接法，并畫出相應(yīng)的接線圖。CRENCP功能1清零00保持01加計數(shù)00加計數(shù)表5.9 CC4520功能表圖5.28 CC4520引腳圖2.若用兩

33、片CC4520實現(xiàn)六十進制加法計數(shù)器，則電路應(yīng)怎樣連接？畫出其接線圖。 解： CC4520為同步雙4位二進制加計數(shù)器，正常計數(shù)時共有S0、S1···S15，十六種狀態(tài)，利用異步復(fù)位端CR，可將芯片構(gòu)成模數(shù)M<16內(nèi)的任意進制計數(shù)器。由芯片的功能表5.9知，CC4520在計數(shù)時，既可由脈沖上升沿觸發(fā)，也可有脈沖的下降沿觸發(fā)。當CP=0時，觸發(fā)脈沖從使能端EN輸入時，電路在脈沖下降沿觸發(fā)，當EN=1時，觸發(fā)脈沖從CP端輸入時，電路在脈沖的上升沿觸發(fā)。因此，CC4520在加計數(shù)時可任意選擇脈沖的觸發(fā)邊沿。(1) 用CC4520芯片實現(xiàn)十進制加計數(shù)，見圖5.29（a

34、）所示，EN=1時脈沖觸發(fā)。當芯片輸出Q3Q2Q1Q0=1010時，與門G輸出高電平信號送CR端，使CR=1，使得Q3Q2Q1Q0=0000，即輸出1010狀態(tài)僅出現(xiàn)一瞬間就消失。相當于S9（1001）狀態(tài)加1后的為S0(0000)實現(xiàn)了電路的十進制計數(shù)。在圖（b）中，CP=0，EN輸入脈沖的觸發(fā)。圖5.30 兩片CC4520芯片實現(xiàn)六十進制加計數(shù) 圖5.29 用CC4520芯片實現(xiàn)十進制加計數(shù) （2）用兩片CC4520實現(xiàn)六十進制計數(shù)在圖5.30中，CC4520（I）為個位十進制計數(shù)。CC4520（II）為十位六進制計數(shù)。個位計數(shù)器的進位信號QCC是在CC4520(I)的 Q3Q2Q1Q0=

35、1001時才出現(xiàn)，并送CC4520（II）的EN端，此時因第9個脈沖CP9的已過，故此時CC4520（II）不動作。當CP10的到達時，CC4520（II）才計數(shù)。CC4520（）的Q3Q2Q1Q0=1010狀態(tài)經(jīng)與門G1產(chǎn)生的復(fù)位信號使電路返回到S0（0000）狀態(tài)，而S10（1010）狀態(tài)只出現(xiàn)一瞬間就消失，使CC4520（I）實現(xiàn)了十進制計數(shù)。個位計數(shù)器每十個脈沖產(chǎn)生的一次進位信號QCC,可使十位計數(shù)器CC4520(II)芯片計一次數(shù)。CC4520（II）芯片作十位計數(shù)器，由于門G3的作用使CC4520（II）狀態(tài)轉(zhuǎn)換依次為0000 0001 0010 0011 0100 0101 從而

36、實現(xiàn)六十進制計數(shù)。例5.10用集成計數(shù)器芯片74LS193分別構(gòu)成模10加法計數(shù)器和模13減法計數(shù)器。74LS193邏輯符號如圖531所示。圖中是進位輸出端且，是借位輸出端。且。74LS193功能表如表5.10所示。 表5.11 74LS193功能表 圖5 .31 74LS193邏輯符號 解：（1）構(gòu)成模10加法計數(shù)器。因為計數(shù)器模N=10,所以異步預(yù)置狀態(tài)M=15N=5，故預(yù)置數(shù)據(jù)DCBA=0101，且加法進位輸出端與置數(shù)端連接。其它輸入端接上相應(yīng)的信號。電路連接圖如圖5.32（a）所示1010 （b）74LS193構(gòu)成模13減法計數(shù)（a）74LS193構(gòu)成模10加法計數(shù) 5.3274LS193的應(yīng)用 (2)構(gòu)成模13減法計數(shù)器 因為構(gòu)成的減法計數(shù)器，所以預(yù)置狀態(tài)M=N=13，故預(yù)置數(shù)據(jù)DCBA=1101，且