EDA實(shí)驗(yàn)六8位二進(jìn)制全加法器的設(shè)計(jì)

1、精選文檔電子設(shè)計(jì)自動(dòng)化實(shí)驗(yàn)報(bào)告實(shí)驗(yàn)六 實(shí)驗(yàn)名稱：8位二進(jìn)制全加法器的設(shè)計(jì)專業(yè)及班級(jí)： 姓名： 學(xué)號(hào)： 一、實(shí)驗(yàn)?zāi)康模?.掌握VHDL語言的基本結(jié)構(gòu)。2.掌握全加器原理，能進(jìn)行多位加法器的設(shè)計(jì)。3.掌握VHDL語言的基本描述語句特別是元件例化語句的使用方法。二、實(shí)驗(yàn)內(nèi)容設(shè)計(jì)并實(shí)現(xiàn)一個(gè)由兩個(gè)4位二進(jìn)制并行加法器級(jí)聯(lián)而成的8位二進(jìn)制并行加法器。要求編寫4位加法器的VHDL語言程序，頂層8位加法器的設(shè)計(jì)要求利用元件例化語句進(jìn)行設(shè)計(jì)，并利用開發(fā)工具軟件對(duì)其進(jìn)行編譯和仿真，最后通過實(shí)驗(yàn)開發(fā)系統(tǒng)對(duì)其進(jìn)行硬件驗(yàn)證。三、實(shí)驗(yàn)步驟（附源代碼及仿真結(jié)果圖）：1.根據(jù)4位二進(jìn)制加法器的原理，利用VHDL語言的基本描述

2、語句編寫出4位加法器的VHDL語言程序。-ADDER4B.VHDLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY ADDER4B IS PORT( C4: IN STD_LOGIC;A4: IN STD_LOGIC_VECTOR(3 DOWNTO 0);B4: IN STD_LOGIC_VECTOR(3 DOWNTO 0);S4: OUT STD_LOGIC_VECTOR(3 DOWNTO 0);CO4: OUT STD_LOGIC); END ENTITY ADDER4B;ARCHI

3、TECTURE ART OF ADDER4B ISSIGNAL S5:STD_LOGIC_VECTOR(4 DOWNTO 0);SIGNAL A5,B5:STD_LOGIC_VECTOR(4 DOWNTO 0);BEGIN A5<='0'& A4; B5<='0'& B4; S5<=A5+B5+C4;S4<=S5(3 DOWNTO 0);CO4<=S5(4);END ARCHITECTURE ART;2.對(duì)所設(shè)計(jì)的4位二進(jìn)制加法器的VHDL程序進(jìn)行編譯，然后對(duì)其進(jìn)行仿真，初步驗(yàn)證程序設(shè)計(jì)的正確性。編譯成功后，出現(xiàn)如圖

4、2-10所示界面：仿真圖片：3.采用元件例化語句設(shè)計(jì)8位加法器，并對(duì)其進(jìn)行編譯和仿真，初步驗(yàn)證設(shè)計(jì)的正確性。-ADDER8B.VHDLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY ADDER8B IS PORT( C8:IN STD_LOGIC;A8:IN STD_LOGIC_VECTOR(7 DOWNTO 0);B8:IN STD_LOGIC_VECTOR(7 DOWNTO 0);S8:OUT STD_LOGIC_VECTOR(7 DOWNTO 0);CO8:OUT STD_LOG

5、IC);END ENTITY ADDER8B;ARCHITECTURE ART OF ADDER8B ISCOMPONENT ADDER4B IS PORT(C4:IN STD_LOGIC;A4:IN STD_LOGIC_VECTOR(3 DOWNTO 0);B4:IN STD_LOGIC_VECTOR(3 DOWNTO 0);S4:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);CO4:OUT STD_LOGIC);END COMPONENT ADDER4B;SIGNAL SC:STD_LOGIC;BEGINU1:ADDER4B PORT MAP(C4=>C8,A4=

6、>A8(3 DOWNTO 0),B4=>B8(3 DOWNTO 0),S4=>S8(3 DOWNTO 0),CO4=>SC);U2:ADDER4B PORT MAP(C4=>SC, A4=>A8(7 DOWNTO 4), B4=>B8(7 DOWNTO 4),S4=>S8 (7 DOWNTO 4),CO4=>CO8); END ARCHITECTURE ART;仿真圖片：4.利用開發(fā)工具軟件，選擇所用可編程邏輯器件，并對(duì)8位加法器進(jìn)行管腳配置。5.通過下載電纜將編譯后的*.sof文件下載到目標(biāo)器件之中，并利用實(shí)驗(yàn)開發(fā)裝置對(duì)其進(jìn)行硬件驗(yàn)證。四

7、、實(shí)驗(yàn)中發(fā)現(xiàn)的問題：1、程序代碼輸入后，但是編譯有錯(cuò)誤，多次檢查后未發(fā)現(xiàn)錯(cuò)誤，詢問老師后得知需要改一個(gè)實(shí)體名稱，保證實(shí)體名與文件名一致才可編譯，修改完畢編譯，錯(cuò)誤得以解決，程序正常運(yùn)行；2、沒有用U盤將程序文件提前拷貝好，導(dǎo)致實(shí)驗(yàn)過程中將程序代碼一個(gè)一個(gè)輸入，浪費(fèi)了大量時(shí)間，下次應(yīng)將代碼提前弄好放在U盤里，上課直接復(fù)制程序調(diào)試，那樣可以有大量時(shí)間去做實(shí)驗(yàn)的一些拓展，或者請(qǐng)教老師一些問題。3、當(dāng)下載到芯片中，發(fā)現(xiàn)所有LED燈都亮，按以下步驟進(jìn)行處理后成功： a. 點(diǎn)擊Assignments->Device，在彈出的對(duì)話框中點(diǎn)擊Device and Pin Options; b. 選擇Unused Pins，在Reserve