基于FPGA的電子密碼鎖電路設(shè)計(jì)

1、四川師范大學(xué)成都學(xué)院?？飘厴I(yè)設(shè)計(jì)四川師范大學(xué)成都學(xué)院專科畢業(yè)設(shè)計(jì) 基于FPGA的電子密碼鎖電路設(shè)計(jì)學(xué)生姓名XXX學(xué) 號XXXXXXXXXXXX所 在 系通信工程系專業(yè)名稱計(jì)算機(jī)通信班 級09級計(jì)算機(jī)通信班指導(dǎo)教師XXXXXXX四川師范大學(xué)成都學(xué)院二一二年五月基于FPGA的電子密碼鎖電路設(shè)計(jì)學(xué)生：楊琴 指導(dǎo)教師： 張瑩內(nèi)容摘要：本文主要介紹了一種運(yùn)用可編程邏輯器件（FPGA）技術(shù)來編程實(shí)現(xiàn)電子密碼鎖的設(shè)計(jì)方法。在整個系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)中采用FPGA器件作為控制器，所有算法完全由硬件電路來實(shí)現(xiàn)，使得系統(tǒng)的工作可靠性大大提高。該密碼鎖具有的功能是可以設(shè)置4位密碼，通過數(shù)字鍵盤進(jìn)行輸入并在數(shù)碼管上進(jìn)行顯示。

2、同時，該密碼鎖還設(shè)計(jì)了一個萬能密碼，在忘記了密碼的情況下可使用萬能密碼來開鎖。本文的內(nèi)容主要包含以下幾個部分：EDA技術(shù)的介紹，電子密碼鎖總體設(shè)計(jì)，系統(tǒng)詳細(xì)設(shè)計(jì)，系統(tǒng)仿真和結(jié)束語。文中重點(diǎn)介紹了應(yīng)用EDA技術(shù)和硬件描述語言，在Quartus II工作平臺上完成電子密碼鎖系統(tǒng)總體設(shè)計(jì)的詳細(xì)過程。通過時序仿真，驗(yàn)證了整個設(shè)計(jì)的正確性以及系統(tǒng)的完整性。 關(guān)鍵詞：電子密碼鎖 可編程邏輯器件 EDA技術(shù) Circuit Design of Digital Lock Based on FPGAAbstract: The article mainly introduce the technology of

3、designing a digital lock with the utility of FPGA. All the calculation are totally finished by the hardware ,based on the FPGA, so as to improve the reliability of the system. We just change the control and interface circuit of FPGA when there is something needed to change in the designing because o

4、f the field programme function. Its tremendously increase the efficiency because we only need to download the newest design into the FPGA by the help of EDA without modifying the external circuit design . Therefore, FPGA will not only improve the reliability , but the conveniences of promotion. Ther

5、e are four password for digital lock and we can also set a universal password in case of forgetting the password. The article mainly includes several parts :The introduction of EDA, the overall design of digital lock, the design in detail of system, emulation and conclusion . Through the introductio

6、n of EDA, we know the software requirement of production the digital lock . In the overall design and detail design of digital lock , it introduce in detail the theory and the system designing .The article designed a digital lock and made it be in form with FPGA .Key Word: EDA verall Password Digita

7、l Lock Chip.目 錄前言11 設(shè)計(jì)背景知識介紹11.1 常用EDA軟件介紹11.2 FPGA硬件設(shè)計(jì)描述21.3 Quartus綜述及設(shè)計(jì)流程52 電子密碼鎖系統(tǒng)總體設(shè)計(jì)52.1 電子密碼鎖系統(tǒng)設(shè)計(jì)要求52.2 方案的提出52.3 系統(tǒng)設(shè)計(jì)和各功能模塊的描述63 系統(tǒng)詳細(xì)設(shè)計(jì)83.1 電子密碼鎖輸入模塊83.1.1 時序產(chǎn)生電路83.1.2 按鍵消抖電路83.1.3 鍵盤掃描電路93.1.4 鍵盤譯碼電路103.1.5 鍵盤輸入模塊的實(shí)現(xiàn)103.2 電子密碼鎖控制模塊113.2.1 控制模塊的功能描述113.2.2 控制模塊的實(shí)現(xiàn)113.3 電子密碼鎖顯示模塊123.3.1 數(shù)碼管顯

8、示原理123.3.2 譯碼顯示的實(shí)現(xiàn)134 系統(tǒng)仿真134.1 去抖模塊的仿真134.2 密碼鎖輸入電路的仿真134.3 密碼鎖控制電路的仿真144.4 數(shù)碼管譯碼器仿真165 結(jié)束語16附錄17參考文獻(xiàn)：2324基于FPGA的電子密碼鎖電路設(shè)計(jì)前言 當(dāng)今人們對物質(zhì)的積累越來越多，覺得要如何有效的保護(hù)好自己的財產(chǎn)，這已成為了全社會的問題，人們對鎖的要求越來越高，既要安全性很高，又要能很好的防盜，又要能讓他使用很方便，這也導(dǎo)致了電子行業(yè)的蓬勃發(fā)展?，F(xiàn)今的電子鎖非常入人們的眼中，市場上就出現(xiàn)了不同款型的電子密碼鎖。但在實(shí)際應(yīng)用中，密碼鎖用不同的器件來構(gòu)造的系統(tǒng)，就會出現(xiàn)不同的程序故障。本文的電子密

9、碼鎖是運(yùn)用FPGA來編程的，所有的運(yùn)算方法完全由硬件電路來實(shí)現(xiàn)，這使得密碼鎖的工作可靠性大大的提高了，而且當(dāng)想改變電子密碼鎖的程序設(shè)計(jì)時，只需要改變FPGA中的控制電路和接口電路，用EDA工具將更換后的設(shè)計(jì)碼下載導(dǎo)入FPGA中就行了，沒有必要改變外部電路的設(shè)計(jì)，很大程度的提高了電子密碼鎖設(shè)計(jì)的效率。 為了讓電子密碼鎖像現(xiàn)在的智能手機(jī)一樣，能隨時更改系統(tǒng)，下載運(yùn)用軟件，方便人們的使用，本文采用EDA技術(shù)，利用Quartus工作平臺硬件描述語言，設(shè)計(jì)一種電子密碼鎖，并通過用FPGA芯片實(shí)現(xiàn)。用VHDL語言使用自頂向下的方法對系統(tǒng)進(jìn)行了描述，并在FPGA芯片上實(shí)現(xiàn)。設(shè)計(jì)充分利用了FPGA的資源可編程

10、特性，可高效率的對系統(tǒng)進(jìn)行升級與改進(jìn)。設(shè)計(jì)的密碼鎖可設(shè)置任意密碼，比一般的四位密碼鎖具有更高的安全可靠性，因此，采用FPGA 開發(fā)的數(shù)字系統(tǒng),不僅具有很高的工作可靠性,其升級與改進(jìn)也極其的方便，應(yīng)用前景十分寬廣。1 設(shè)計(jì)背景知識介紹EDA技術(shù)是以計(jì)算機(jī)為工作平臺，用相關(guān)的EDA開發(fā)軟件技術(shù)為工具，以大規(guī)?？删幊踢壿嬈骷ò–PLD,FPGA,EPLD等）為設(shè)計(jì)載體，以硬件描述語言1（Hardware Description Language,HDL）為系統(tǒng)邏輯描述的主要表達(dá)方式，自動完成系統(tǒng)算法和電路設(shè)計(jì)，最終形成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T新技術(shù)。EDA技術(shù)研究的對象是電力或系統(tǒng)芯片設(shè)計(jì)的

11、過程，可分為系統(tǒng)級、電路級和物理級三個層次。EDA設(shè)計(jì)領(lǐng)域和內(nèi)容包括從低頻、高頻到微波，從線性到非線性，從模擬到數(shù)字，從可編程邏輯器件、通用集成電路到專用集成電路的電子自動化設(shè)計(jì)。1.1 常用EDA軟件介紹EDA軟件可根據(jù)其復(fù)位的對象分為：用于電路級設(shè)計(jì)、分析的EDA軟件，如PSpice和Multisim8等；用于數(shù)字電子電路設(shè)計(jì)的EDA軟件，如Quartus等；用于射頻電子電路設(shè)計(jì)的EDA軟件，如ADS等；用于電路板設(shè)計(jì)及電路仿真的EDA軟件，如Protel,EWB等。EDA軟件根據(jù)其設(shè)計(jì)模塊大致分為設(shè)計(jì)輸入編輯器、仿真器（Simulator）、HDL綜合器（Synthesizer）適配器（

12、Place and Routing ,P&R）或布局布線器、下載器五大部分。EDA軟件還有兩種分類方法：一種是按公司類別進(jìn)行分類，另一種是按功能進(jìn)行分類。若按公司類別可分為兩類:一類是EDA專業(yè)軟件公司的EDA軟件，另一類是PLD廠商為了銷售其產(chǎn)品而開發(fā)的EDA軟件。若按功能分類，EDA軟件可分為：集成的FPGA/CPLD開發(fā)軟件、綜合類軟件、仿真類軟件、面向ASIC設(shè)計(jì)的軟件。集成的FPGA/CPLD開發(fā)軟件由半導(dǎo)體公司提供，基本上可以完成設(shè)計(jì)輸入（，基本上可以完成設(shè)計(jì)輸入（狀態(tài)圖、原理圖或文本）仿真綜合布線下載到器件等PLD開發(fā)流程中的所有工作。其優(yōu)勢是功能全且集成化，可以加快動態(tài)

13、調(diào)試，縮短開發(fā)周期；缺點(diǎn)是在綜合和仿真環(huán)節(jié)與專業(yè)軟件相比，都不是最優(yōu)秀的。綜合類軟件的功能是對設(shè)計(jì)輸入進(jìn)行邏輯分析、綜合和優(yōu)化，將硬件描述語句（通常是系統(tǒng)級、寄存器級的描述語句）翻譯成最基本的與、或、非門的連接關(guān)系（網(wǎng)表），導(dǎo)出給FPGA/CPLD廠商的軟件布線。為了優(yōu)化設(shè)計(jì)，在進(jìn)行較復(fù)雜的設(shè)計(jì)時，基本上都是用這些專業(yè)的邏輯綜合軟件，如ynplicity, FPGA express 、FPGA Compiler 等。仿真類軟件的功能是對設(shè)計(jì)進(jìn)行模擬仿真，包括布局布線前的“功能仿真”和后端的包含了門延時、布線延時等的“時序仿真”。如Modelsim, Cadence公司的NC-Verilog/N

14、C-VHDL/NC-SIM等。面向ASIC設(shè)計(jì)的軟件包括數(shù)字電路設(shè)計(jì)、模擬電路設(shè)計(jì)、數(shù)模混合設(shè)計(jì)、系統(tǒng)設(shè)計(jì)、仿真驗(yàn)證等電子設(shè)計(jì)的許多領(lǐng)域。這些軟件對硬件環(huán)境要求高，一般的運(yùn)行平臺要求是工作站、UNIX或Linux操作系統(tǒng)，其功能齊全、性能優(yōu)良，一般由專門開發(fā)EDA軟件的軟件公司提供，如Cadence、Mentor Graphics和Synopsys等都有其特色工具。1.2 FPGA硬件設(shè)計(jì)描述FPGA出現(xiàn)在20世紀(jì)80年代中期，與陣列型PLD有所不同，F(xiàn)PGA由許多獨(dú)立的可編程邏輯模塊組成，用戶可以通過編程將這些模塊連接起來實(shí)現(xiàn)不同的設(shè)計(jì)。FPGA具有跟高的集成度、更強(qiáng)的 邏輯實(shí)現(xiàn)能力和更好的

15、設(shè)計(jì)靈活性。FPGA器件具有高密度、高速率、系列化、標(biāo)準(zhǔn)化、小型化、多功能、低功耗、低成本，設(shè)計(jì)靈活方便，可無限次反復(fù)編程，并可現(xiàn)場模擬調(diào)試驗(yàn)證等特點(diǎn)。FPGA由可編程邏輯塊(CLB)（主要由邏輯函數(shù)發(fā)生器、觸發(fā)器、數(shù)據(jù)選擇器等電路組成）、輸入/輸出模塊（IOB）（主要由輸入觸發(fā)器、輸入緩沖器和輸出觸發(fā)/鎖存器、輸出緩沖器組成，IOB控制一個引腳，它們可被配置為輸入、輸出或雙向I/O功能)及可編程互連資源（PIR）（由許多金屬線段構(gòu)成，這些金屬線段帶有可編程開關(guān)，通過自動布線實(shí)現(xiàn)各種電路的連接，從而實(shí)現(xiàn)FPGA內(nèi)部的CLB和CLB之間、CLB和IOB之間的連接）等3中可編程電路和1個SPAM結(jié)

16、構(gòu)的配置存儲單元組成。CLB是實(shí)現(xiàn)邏輯功能的基本單元，它們通常規(guī)則地排列成一個陣列，散布于整個芯片中；可編程輸入/輸出模塊（IOB）主要完成芯片上的邏輯與外部引腳的接口，它通常排列在芯片的四周；可編程互連資源（PIR）包括各種長度的連接線段和一些可編程 連接開關(guān)，它們將各個CLB之間或CLB與IOB之間以及IOB之間連接起來，構(gòu)成特定功能的電路。由于LUT主要適合SRAM工藝生產(chǎn)，所以目前大部分FPGA都是基于SRAM工藝的，而基于SRAMA工藝的芯片在掉電后信息就會丟失，一定需要外加一片專用配置芯片，上電時由這個專用配置芯片把數(shù)據(jù)加載到FPGA中，然后FPGA就可以正常工作，由于配置時間很短

17、，不會影響系統(tǒng)正常工作。也有少數(shù)FPGA采用煩熔絲或Flash工藝，對這種FPGA，就不需要外加專用的配置芯片了。 FPGA不像PLD那樣受結(jié)構(gòu)的限制，它可以靠門與門的連接來組成任何復(fù)雜的邏輯電路，更適合實(shí)現(xiàn)多級邏輯功能。FPGA的編程單元基于SRAM結(jié)構(gòu)，從理論上講，具有無限次重復(fù)編程的能力。 現(xiàn)在最新的FPGA，具有很高的邏輯密度、很豐富的特性和很高的性能，如Xilinx Virtex系列中的部分器件，可提供八百萬個“系統(tǒng)門”（相對邏輯密度）。這些先進(jìn)的器件還提供諸如內(nèi)建的硬連線處理器（如IBM Power PC）、大容量存儲器、始終管理系統(tǒng)等，并支持多種最新的超快速器件至器件（devic

18、e-to-device）的信號技術(shù)。FPGA應(yīng)用范圍廣泛，從數(shù)據(jù)處理和存儲，到儀器儀表、數(shù)字信號處理等都有使用。目前市場上有三種FPGA編程技術(shù)：SRAM、反熔絲、Flash.其中，基于SRAM工藝的FPGA是迄今為止應(yīng)用范圍最廣的架構(gòu)，主要是因?yàn)樗焖偾揖哂锌芍貜?fù)編程能力，而基于反熔絲工藝的FPGA只有一次可編程（One Time Programmable,OTP）能力基于Flash工藝的FPGA經(jīng)常帶來一些其他的額外成本，包括啟動PROMS支持安全和保密應(yīng)用的備用電池等?；贔lash和反熔絲工藝的GPGA沒有這些隱含成本，因此可保證較低的總系統(tǒng)成本。l 基于SRAM工藝的FPGA這類FP

19、GA是基于SRAM結(jié)構(gòu)的可再配置型器件，上電時要將配置數(shù)據(jù)讀入片內(nèi)SRAM中，配置完成就可進(jìn)入工作狀態(tài)。掉電后SRAM中的配置數(shù)據(jù)丟失，F(xiàn)PGA內(nèi)部邏輯關(guān)系隨之消失。這類FPGA可以反復(fù)使用。l 基于反熔絲工藝的FPGA這類FPGA內(nèi)部具有反熔絲陣列開關(guān)，其邏輯功能的定義由專用編輯器根據(jù)設(shè)計(jì)實(shí)現(xiàn)所給出的數(shù)據(jù)文件，對其內(nèi)部的反熔絲陣列進(jìn)行燒錄，從而使器件實(shí)現(xiàn)星月的邏輯功能。這類器件的缺點(diǎn)是只能一次性編程；優(yōu)點(diǎn)是具有高抗干擾性和低功能，適合于要求高可靠性、高保密性的定性產(chǎn)品。l 基于Flash工藝的FPGA這類FPGA中集成了SRAM和非易失性EEPROM兩類存儲結(jié)構(gòu)。其中SRAM用于在器件正常工

20、作時對系統(tǒng)進(jìn)行控制，而EEPROM則用來裝載SRAM.由于這類FPGA將EEPROM集成在基于SRAM工藝的現(xiàn)場可編程器件中，因而可以充分發(fā)揮EEPROM中，因此不需要片外的配置芯片，有助于降低系統(tǒng)成本，提到設(shè)計(jì)的安全性。FPGA設(shè)計(jì)流程包括系統(tǒng)設(shè)計(jì)和設(shè)計(jì)實(shí)現(xiàn)，系統(tǒng)方案完成之后即進(jìn)入設(shè)計(jì)實(shí)現(xiàn)階段的工作，他以系統(tǒng)方案為輸入，進(jìn)行RTL級描述、功能仿真(RTL級仿真)、邏輯綜合、布線前門級仿真、適配(布局布線)、時序仿真(布線后門級仿真)、時序分析、器件編程、系統(tǒng)驗(yàn)證一系列流程的處理才能完成FPGA芯片的設(shè)計(jì)，其設(shè)計(jì)流程如圖1.2-1所示。需要說明的是，如果仿真驗(yàn)證不對或者某一步有錯，就要返回修改

21、。有時要反復(fù)修改，經(jīng)過多次這樣的迭代才能完成最后的設(shè)計(jì)。對于FPGA的設(shè)計(jì)而言，只考慮系統(tǒng)級、算法級、RTL級、門級4個層次的行為域描述和結(jié)構(gòu)域描述即可。上述的FPGA系統(tǒng)設(shè)計(jì)中的系統(tǒng)實(shí)際上是指系統(tǒng)級和算法級，而“RTL級描述”主要是指RTL級行為域的描述。在門級，由綜合工具產(chǎn)生的門級網(wǎng)表來描述。圖1.2-1 系統(tǒng)設(shè)計(jì)流程1.3 Quartus綜述及設(shè)計(jì)流程Quartus是Altera公司在20世紀(jì)初推出的FPGA/CPLD新一代開發(fā)軟件，是Altera前一代FPGA/CPLD集成開發(fā)環(huán)境MAX+PLUS 的更新?lián)Q代產(chǎn)品，其特點(diǎn)是功能強(qiáng)大、界面簡單易懂、使用方便。適合于大規(guī)模邏輯電路設(shè)計(jì)，其設(shè)

22、計(jì)流程概括為設(shè)計(jì)輸入、設(shè)計(jì)編輯輸入法，VHDL、Verilog HDL和AHDL的文本編輯輸入法，符號編輯輸入法，以及內(nèi)存編輯輸入法。Quartus軟件集成了Altera 的FPGA/CPLD開發(fā)流程中所涉及的所有工具和第三方軟件接口。 Quartus與MATLAB和DSP Builder結(jié)合可以進(jìn)行基于FPGA的DSP系統(tǒng)開發(fā)，是DSP硬件系統(tǒng)實(shí)現(xiàn)的關(guān)鍵EDA工具，與SOPC buider結(jié)合，可實(shí)現(xiàn)SOPC系統(tǒng)開發(fā)。Quartus軟件的特點(diǎn)：支持多時鐘定時分析、LogicLock基于塊的設(shè)計(jì)、SOPC(可編程片上系統(tǒng))、內(nèi)嵌SignalTap 邏輯分析器、功率估計(jì)器等高級工具；易于引腳分配

23、和時序約束；強(qiáng)大的HDL綜合能力；包含有MAX+PLUS的GUI,且易于MAX+PLUS的工程平穩(wěn)地過渡到Quartus開發(fā)環(huán)境；對于Fmax的設(shè)計(jì)具有很好的效果；支持的器件種類眾多；支持Windows、Solaris、HP-UNIX和Linux等多種操作系統(tǒng)；第三方工具如綜合、仿真等的鏈接。2 電子密碼鎖系統(tǒng)總體設(shè)計(jì)2.1 電子密碼鎖系統(tǒng)設(shè)計(jì)要求設(shè)計(jì)一個具有較高安全性和較低成本的通用電子密碼鎖，具體功能要求如下：數(shù)碼輸入：每按下一個數(shù)字鍵，就輸入一個數(shù)值，并在顯示器上的顯示出該數(shù)值，同時將先前輸入的數(shù)據(jù)依序左移一個數(shù)字位置。數(shù)碼清除：按下此鍵可清除前面所有的輸入值，清除為“0000”。密碼更

24、改：按下此鍵時會將目前的數(shù)字設(shè)定成新的密碼。激活電鎖：按下此鍵可將密碼鎖上鎖。解除電鎖：按下此鍵會檢查輸入的密碼是否正確，密碼正確即開鎖。數(shù)字位退格：按下此鍵可清除最低的數(shù)字位，并使各位向右移。萬能密碼：為了怕使用者忘記密碼，系統(tǒng)可在設(shè)計(jì)時考慮設(shè)計(jì)一個萬用密碼，不論原來密碼是什么，只要輸入萬能密碼就能開鎖。2.2 方案的提出方案一：采用數(shù)字電路控制。雖然采用數(shù)字密碼鎖電路的好處是設(shè)計(jì)簡單，但是由于其是純電路實(shí)際，在系統(tǒng)運(yùn)行時，延時會比較嚴(yán)重。方案二：通過單片機(jī)實(shí)現(xiàn)，現(xiàn)在一種新的方案就是采用一種是用以AT89S51為核心的單片機(jī)控制方案。雖然有靈活的設(shè)計(jì)和豐富的IO端口，但是單片機(jī)設(shè)計(jì)的缺點(diǎn)是程

25、序運(yùn)行時容易出現(xiàn)跑飛現(xiàn)象。通過以上比較顯然單片機(jī)方案有較大的活動空間，不但能實(shí)現(xiàn)所要求的功能而且能在很大的程度上擴(kuò)展功能，而且還可以方便的對系統(tǒng)進(jìn)行升級，但是由于所學(xué)知識不能將其有效的應(yīng)用，現(xiàn)有環(huán)境不能滿足，而且單片機(jī)的密碼鎖有一定的不足之處，在運(yùn)行時程序有時會產(chǎn)生PC指針錯誤，還有基于現(xiàn)在所學(xué)知識的應(yīng)用，所以基于以上比較提出了第三種方案。方案三：利用FPGA設(shè)計(jì)電子密碼鎖，其成本低，設(shè)計(jì)方便（有相應(yīng)的開發(fā)板），現(xiàn)有資源充足，實(shí)現(xiàn)比較容易，更利于系統(tǒng)的維護(hù)改進(jìn)和升級，可靠性更高，更安全。通過以上比較描述，本設(shè)計(jì)采用基于FPGA的電子密碼鎖設(shè)計(jì)方案。2.3 系統(tǒng)設(shè)計(jì)和各功能模塊的描述本系統(tǒng)為一個

26、簡潔型的電子密碼鎖，該系統(tǒng)以開發(fā)板為主要核心，采用4*4的鍵盤，前10個鍵為數(shù)字鍵，8個數(shù)碼管顯示密碼輸入，后面的按鍵實(shí)現(xiàn)電子密碼鎖的各個功能，總體外觀如圖2.3-1所示。圖2.3-1 電子密碼外觀圖上圖為在實(shí)驗(yàn)開發(fā)板上實(shí)現(xiàn)，使用開發(fā)板有十六個按鍵，分別對應(yīng)數(shù)字0到9和各個功能鍵，LED顯示為開發(fā)板上電子密碼鎖主要由四個部分組成：數(shù)字密碼輸入電路、密碼鎖控制電路、密碼鎖顯示電路和報警模塊。也就是說，設(shè)計(jì)分為四個大的功能模塊。圖2.3-2為數(shù)字電子密碼功能模塊圖。密碼鎖輸入電路包括時序產(chǎn)生電路、鍵盤掃描電路、鍵盤彈跳消除電路、鍵盤譯碼電路等幾個小的功能電路。 模塊的功能是：將用戶通過鍵盤輸入的數(shù)

27、字密碼，確認(rèn)密碼是否輸入，產(chǎn)生電路中使用的三種不同頻率的工作脈沖波形，即系統(tǒng)時鐘脈沖、彈跳消除取樣信號和鍵盤掃描信號；為了加強(qiáng)按鍵按下的準(zhǔn)確性加了去抖模塊。 密碼鎖控制電路包括按鍵數(shù)據(jù)的緩沖存儲電路，密碼的清除、變更、存儲、激活電鎖電路（寄存器清除信號發(fā)生電路），密碼核對（數(shù)值比較電路），解鎖電路（開/關(guān)門鎖電路）、報警電路等幾個小的功能電路。模塊功能：用于密碼的更改，密碼的清除，以及對密碼鎖的工作狀態(tài)更改，對輸入密碼次數(shù)的計(jì)數(shù)功能，還有就是更智能化，更符合人們的思維，按鍵的時候都是習(xí)慣看輸入數(shù)字的移位情況。圖2.3-2 數(shù)字電子密碼功能模塊圖 密碼顯示電路主要將顯示數(shù)據(jù)的BCD碼轉(zhuǎn)換成相對應(yīng)

28、的編碼。如，若選七段數(shù)碼管顯示電路，主要將待顯示數(shù)據(jù)的BCD碼轉(zhuǎn)換成數(shù)碼器的七段顯示驅(qū)動編碼。通過上面所描述的系統(tǒng)結(jié)構(gòu)可知，通用的電子密碼鎖主要由三個部分組成：數(shù)字密碼輸入電路、密碼鎖控制電路和密碼鎖顯示電路。從圖2.3-2可知：通過時序產(chǎn)生鍵盤掃描信號，由鍵盤輸入密碼或者功能按鍵，當(dāng)然在這過程中要經(jīng)過按鍵去抖，最后將所輸入的鍵盤值譯碼得到具體的數(shù)字或者功能鍵；將輸入值輸入鍵盤數(shù)據(jù)存儲器，在這里面可以將鍵盤值存儲或者清除，再經(jīng)過比較電路，比較輸入值與原來存儲的是否一致，如果一致則開啟鎖，如果不一致則報警（在報警后可以通過輸入萬能密碼或者斷電復(fù)位等可以解決）；在經(jīng)過存儲電路時，同時將所輸入的值通

29、過LED顯示出來，顯示將通過BCD譯碼電路，將所獲取的值顯示在LED數(shù)碼管上。3 系統(tǒng)詳細(xì)設(shè)計(jì)3.1 電子密碼鎖輸入模塊3.1.1 時序產(chǎn)生電路本時序產(chǎn)生電路中使用了三種不同頻率的工作脈沖波形：系統(tǒng)時鐘脈沖（它是系統(tǒng)內(nèi)部所有時鐘脈沖的源頭，且其頻率最高）、彈跳消除取樣信號、鍵盤掃描信號。當(dāng)一個系統(tǒng)中需使用多種操作頻率的脈沖波形時，最方便的方法之一就是利用一計(jì)數(shù)器來產(chǎn)生各種需要的頻率。也就是先建立一個N位計(jì)數(shù)器，N的大小根據(jù)電路的需求決定，N的值越大，電路可以分頻的次數(shù)就越多，這樣就可以獲得更大的頻率變化，以便提供多種不同頻率的時鐘信號。若輸入時鐘為CLK，N位計(jì)數(shù)器的輸出為QN-1.0，則Q(

30、0)為CLK的2分頻脈沖信號，Q(1)為CLK的4分頻脈沖信號，Q(2)為CLK的8分頻脈沖信號Q(N-1)為CLK的2N分頻脈沖信號；Q(5 DOWNTO 4)取得的是一個脈沖波形序列，其值依000110110001周期性變化，其變化頻率為CLK的32分頻。我們利用以上規(guī)律即可得到各種我們所需要頻率的信號或信號序列。CLK_1K:時鐘信號SIGNAL K_SRCLK: STD_LOGIC ; -鍵盤輸入采樣時鐘SIGNAL K_POS: STD_LOGIC_VECTOR(1 DOWNTO 0); -按鍵位置信號SIGNAL KSCAN:STD_LOGIC_VECTOR(3 DOWNTO 0)

31、; -鍵盤掃描信號KEY IN:STD_LOGIC_VECTOR(2 DOWNTO 0)；-按鍵輸入信號KSRCLK:STD_LOGIC;-鍵盤輸入采樣時鐘3.1.2 按鍵消抖電路由于設(shè)計(jì)采用的矩陣式鍵盤是機(jī)械開關(guān)結(jié)構(gòu)，因此在開關(guān)切換的瞬間會在接觸點(diǎn)出現(xiàn)信號來回彈跳的現(xiàn)象。彈跳現(xiàn)象產(chǎn)生的原因是，雖然每次只是按下按鍵一次然后放掉，然而實(shí)際產(chǎn)生的按鍵信號卻不知跳動一次，經(jīng)過取樣信號的檢查后，將會造成誤判斷，以為鍵盤按了兩次。圖3.1.2-1 彈跳現(xiàn)象產(chǎn)生錯誤的抽樣結(jié)果圖3.1.2-2 調(diào)整抽樣頻率后得到的抽樣結(jié)果因此必須加上彈跳消除電路，避免誤操作信號的發(fā)生。特別要注意的是，彈跳消除電路所使用的脈

32、沖信號的頻率必須比其他電路使用的脈沖信號的頻率更高；通常將掃描電路的工作頻率定在100KHz左右。（圖見附錄1）按鍵消抖部分是由兩個小的模塊集成為一個去抖電路的，所以在此分開介紹此兩個模塊。Dcfq模塊：dcfq 模塊的主要程序（圖見附錄2）。此段程序作用是判斷輸入信號是否有效， 如有效則輸出，無效清零。Debouncing 模塊主要程序（圖見附錄3）這段程序的作用就是通過對信號的分頻處理，從而將按鍵產(chǎn)生的不規(guī)則信號轉(zhuǎn)換為便于識別的按鍵信號，達(dá)到消除抖動的目的。3.1.3 鍵盤掃描電路掃描電路的作用是用來提供鍵盤掃描信號的，掃描信號變化的順序依次為11101101101101111110依序的

33、周而復(fù)始。每掃描一排按鍵就檢查一次是否有鍵被按下，如果這排沒有按鍵被按下就忽略，反之，如果出現(xiàn)被按下的鍵則立刻進(jìn)行按鍵編碼的動作，且將編碼的結(jié)果儲存于寄存器中。-掃描信號發(fā)生器 （圖見附錄4）鍵盤掃描電路的作用是提供鍵盤掃描信號，掃描信號變化的順序?yàn)?110- -1101-1011-0111-1110周而復(fù)始。掃描信號0111代表掃描的為*、0、#這一排按鍵， 當(dāng)*這個按鍵被按下時， 由CSR1.0讀出的值為11，按鍵位置的數(shù)碼關(guān)系如表3.1.3-1所列。表3.1.3-1 按鍵位置的數(shù)碼關(guān)系掃描信號CSR1.0000000010101101010111111鍵盤輸出信號SEL3.0001101

34、010110001101010110001101010110001101010110按鍵號123456789*0#3.1.4 鍵盤譯碼電路在密碼輸入電路中，按鍵又分為數(shù)字按鍵和文字按鍵，每一個按鍵可能負(fù)責(zé)不同的功能，例如清除鍵、上鎖鍵和解鎖鍵等。數(shù)字按鍵主要是用來輸入數(shù)字的，但是鍵盤所產(chǎn)生的輸出是無法直接拿來用作密碼鎖控制電路的輸入的。盤譯碼電路主要將所對應(yīng)的鍵盤值設(shè)定成所要用的功能鍵，其主要程序如下：（圖見附錄5）3.1.5 鍵盤輸入模塊的實(shí)現(xiàn)鍵盤輸入模塊進(jìn)行封裝過后生成符號圖如3.1.5-1：圖3.1.5-1 鍵盤輸入電路符號圖模塊外部信號端口：clk_1k：時鐘脈沖輸入端口，為系統(tǒng)提供工

35、作的時鐘脈沖。key_in：按鍵輸入端口，為按鍵輸入提供輸入信號。kscan：鍵盤掃描序列（仿真時用），為按鍵掃描提供信號。data_n：數(shù)字輸出端口，為數(shù)字的輸出提供信號。data_f：功能輸出端口，為功能的輸出提供信號。flag_n：數(shù)字輸出標(biāo)志，用于識別數(shù)字是否輸出。flag_f：功能輸出標(biāo)志，用于識別功能是否輸出。ksrclk：鍵盤輸入采樣時鐘。kpos：按鍵位置，用于識別按鍵所在位置提供信號。3.2 電子密碼鎖控制模塊電子密碼鎖控制模塊是利用FPGA技術(shù)來處理輸入信息。3.2.1 控制模塊的功能描述電子密碼鎖控制模塊分為兩個部分：數(shù)字按鍵輸入的響應(yīng)控制和功能按鍵輸入的響應(yīng)控制。數(shù)字按

36、鍵輸入的響應(yīng)控制，如果按下數(shù)字鍵，第一個數(shù)字會從顯示其的最右端開始顯示，此后每新按一個數(shù)字時，顯示器上的數(shù)字必須左移一個數(shù)碼管，以便將新的數(shù)字顯示出來。假如要更改輸入的數(shù)字，可以按倒退按鍵來清除前一個輸入的數(shù)字，或者按清除鍵清除所有出入的數(shù)字，再重新輸入四位數(shù)。由于這里設(shè)計(jì)的是一個四位的電子密碼鎖，所以當(dāng)輸入的數(shù)字鍵超過預(yù)設(shè)位數(shù)時，電路不予理會，而且不再顯示以后的數(shù)字。輸入的響應(yīng)控制的功能按鍵有：清除鍵清除所有的輸入數(shù)字，即作歸零動作。激活電鎖鍵按下此鍵時可將密碼鎖的門上鎖（上鎖前必須預(yù)先設(shè)定一個四位的數(shù)字密碼）。解除電鎖鍵按下此鍵會檢查輸入的密碼是否正確，若密碼正確則開門。3.2.2 控制模

37、塊的實(shí)現(xiàn)電子密碼鎖控制模塊進(jìn)行封裝后生產(chǎn)電路符號圖。如下： 圖3.2.2-1 控制模塊電路符號圖模塊外部信號端口：data_n數(shù)字輸入端口，是用于提供數(shù)字輸入信號。data_f_功能輸入端口，用于提供功能輸入信號。flag_n數(shù)字輸入標(biāo)志，用于識別數(shù)字是否輸入。flag_f功能輸入標(biāo)志，用于識別功能是否輸入。Ksrclk鍵盤輸入采樣時鐘，用于提供鍵盤輸入的采樣時鐘。Enlock密碼鎖控制信號輸出端口，提供密碼鎖控制信號輸出。data_bcd按鍵顯示輸出端口，用于提供按鍵顯示輸出信號。Mimain密碼輸入標(biāo)志，用于提供密碼輸入信號。Setin密碼設(shè)定標(biāo)志，提供密碼設(shè)置信號。Old舊密碼設(shè)置標(biāo)志，

38、提供舊密碼設(shè)置標(biāo)志。模塊內(nèi)部信號有acc暫存鍵盤輸入信息。Reg密碼存儲位置3.3 電子密碼鎖顯示模塊電子密碼鎖顯示模塊是用二極管顯示器來展現(xiàn)。3.3.1 數(shù)碼管顯示原理數(shù)字顯示主要由LED數(shù)碼管實(shí)現(xiàn)。分段式顯示器由7條線段圍成8型，每一段包含一個發(fā)光二極管，外加正向電壓時二極管導(dǎo)通，發(fā)出清晰的光，有紅、黃、綠等色。圖3.3.1-1介紹了左邊右邊是共陰式和共陽式LED數(shù)碼管的原理圖，以及共陰式的連接法和驅(qū)動原理。圖3.3.1-1 七段數(shù)碼管電路圖根據(jù)組成09這10個字形的要求列出8421BCD七段譯碼器真值表，見圖3.3.1-2。圖3.3.1-2 七段譯碼器真值表3.3.2 譯碼顯示的實(shí)現(xiàn)把譯

39、碼顯示進(jìn)行封裝后生成電路符號如圖3.3.2-1：圖3.3.2-1譯碼顯示電路符號圖模塊外部信號端口：data_bcd密碼信號輸入端口，提供密碼信號輸入。dout7密碼鎖狀態(tài)信號顯示燈，提供狀態(tài)顯示信號。 4 系統(tǒng)仿真本章節(jié)記錄了以下幾個模塊的仿真：去抖模塊、密碼鎖輸入電路、密碼鎖控制電路、數(shù)碼管譯碼。4.1 去抖模塊的仿真圖4.1.1-1為鍵盤輸入防抖電路的仿真結(jié)果圖，由圖上可以看出，原來的彈跳現(xiàn)象經(jīng)過防抖電路處理后已經(jīng)清除了由圖中可以看出，鍵盤掃描出的信號彈跳現(xiàn)象可以得到改善。 圖4.1.1-1鍵盤輸入防抖電路的仿真結(jié)果圖4.2 密碼鎖輸入電路的仿真圖4.2.1-1為密碼輸入電路原理圖，圖4

40、.2.1-2為密碼鎖輸入電路的仿真結(jié)果圖，圖中的輸出信號kscan，是為便于仿真時觀察中間結(jié)果而增加的觀測點(diǎn)的輸出。 圖4.2.1-1密碼輸入電路原理圖圖4.2.1-2 密碼鎖輸入電路仿真結(jié)果圖輸入信號KEY_IN2.0依序依011101110011101的順序周期性循環(huán)，對鍵盤進(jìn)行掃描。如有按鍵發(fā)生，鍵盤掃描輸出信號CLK_SCAN做出反應(yīng)。4.3 密碼鎖控制電路的仿真電路原理圖4.3.1-1：圖4.3.1-1密碼鎖控制電路原理圖圖4.3.1-2是密碼鎖控制電路仿真結(jié)果圖。圖4.3.1-2 密碼鎖控制電路仿真結(jié)果圖系統(tǒng)整體仿真設(shè)置新密碼部分（初始時有出廠時設(shè)置的密碼為“0000”，用戶設(shè)置的

41、新密碼為“”0622），具體仿真如圖4.3.1-3:圖4.3.1-3 密碼鎖系統(tǒng)整體電路仿真結(jié)果圖上鎖部分（按下“*11#” 時表示上鎖，設(shè)置完畢后上鎖鍵ENLOCK有效），具體仿真如圖4.3.1-4：圖4.3.1-4 密碼鎖系統(tǒng)整體電路仿真結(jié)果圖(二)4.4 數(shù)碼管譯碼器仿真數(shù)碼管譯碼仿真電路原理圖4.4.1-1：圖4.4.1-1密碼鎖顯示電路原理圖A為4位輸入，為BCD碼格式，通過譯碼電路，輸出7位譯碼，在LED數(shù)碼管上顯示相應(yīng)的數(shù)字信息。仿真圖如4.4.1-2：圖4.4.1-2 密碼鎖顯示電路仿真結(jié)果圖5 結(jié)束語本系統(tǒng)是基于FPGA來完成的，用現(xiàn)有資源PC機(jī)、便攜式EDA/SOPC/DS

42、P實(shí)驗(yàn)系統(tǒng), Quartus II 7.0開發(fā)系統(tǒng)來完成。本系統(tǒng)經(jīng)過詳細(xì)設(shè)計(jì)，代碼編譯仿真等，實(shí)現(xiàn)了一個簡單的電子密碼鎖。設(shè)計(jì)的重點(diǎn)在于控制模塊的設(shè)計(jì)，因?yàn)榇四K是整個系統(tǒng)的核心，因此在這個模塊中花的時間也是最多的，在整體仿真中，能從仿真圖上看到功能的具體實(shí)現(xiàn)，但是仿真圖不能完全仿真顯示完所有的仿真結(jié)果，這個問題一直是比較困惑的，考慮許久，判定是時鐘信號給的不夠多造成后面無法完全顯示完成吧，可能還有一些問題沒考慮到吧，系統(tǒng)也存在一定的不足，由于時間上的限制和環(huán)境的限制，比如在顯示模塊做的比較簡單，還有報警模塊等，都沒真正的考慮完全，這些都有待以后提高。附錄1：彈跳消除電路主要程序附錄2：dcf

43、q 模塊的主要程序附錄3：debouncing 模塊主要程序附錄4：掃描信號發(fā)生器主要程序附錄5：鍵盤譯碼電路主要程序附錄6：七段譯碼器主要程序設(shè)計(jì)見圖參考文獻(xiàn)：1 李連華：基于FPGA的電子密碼鎖設(shè)計(jì)，中國科技信息，2006.01，P642 許 琦：基于FPGA的電子密碼鎖的設(shè)計(jì)，科技信息,2006,(10，P240-P2413 王衛(wèi)兵，劉克剛，朱秋萍：用FPGA的電子密碼鎖.電子技術(shù),2005,(01):P26-P284 趙益丹，徐曉林，周振峰：電子密碼鎖的系統(tǒng)原理、設(shè)計(jì)程序及流程圖，嘉興學(xué)院學(xué)報，2003，P103-P1055 陸重陽，盧東華：FPGA技術(shù)及其發(fā)展趨勢，微電子技術(shù)，200

44、3.01，P5-P76 王曉勇：FPGA的基本原理及運(yùn)用，艦船電子工程，2005.02，P82-P857 程耀林：FPGA的系統(tǒng)設(shè)計(jì)方法解析，現(xiàn)代電子技術(shù)，2005，P90-P938 張 忠：自頂向下的FPGA設(shè)計(jì)，電子產(chǎn)品世界，1998.11，P33-P34,P729 路而紅：專用集成電路設(shè)計(jì)與電子設(shè)計(jì)自動化，北京清華大學(xué)出版社，2004，P162-P181，P239-P280，P329-P33210 羅 杰，康華光：兩種硬件描述語言VHDL/Verilog的發(fā)展及其應(yīng)用，電氣電子教學(xué)學(xué)報，2002， P1-P511 曹建國, 王威, 王丹.：一種基于VHDL的電子密碼鎖的設(shè)計(jì)與實(shí)現(xiàn).沈陽大

45、學(xué)學(xué)報，2006，P77-P7912 譚會生，瞿遂春：EDA技術(shù)綜合應(yīng)用實(shí)例與分析.西安:西安電子科技大學(xué)版社，2004.P1-P42,P64-P8513 梁 麗：電子密碼鎖的計(jì)算機(jī)仿真設(shè)計(jì)，計(jì)算機(jī)仿真，2005，P218-P220畢業(yè)設(shè)計(jì)任務(wù)書學(xué)生姓名楊琴學(xué) 號2009208060指導(dǎo)教師張瑩系 名 稱通信工程系專業(yè)名稱計(jì)算機(jī)通信設(shè)計(jì)題目基于FPGA的電子密碼鎖電路設(shè)計(jì)題目來源教學(xué)一、基本任務(wù)與要求基本任務(wù)：應(yīng)用EDA技術(shù)，在FPGA中實(shí)現(xiàn)一個簡易電子密碼鎖電路設(shè)計(jì)。該密碼鎖具備的功能有能設(shè)置4位密碼，并在數(shù)碼管上顯示。用常見的數(shù)字鍵盤作為密碼鎖的輸入電路模塊，具備一個萬能密碼，同時能提供密

46、碼輸入錯誤時的報警功能。要求：能利用Quartus II軟件開發(fā)環(huán)境和硬件描述語言，編寫所有的程序代碼，并能繪制出系統(tǒng)頂層設(shè)計(jì)文件框圖。通過軟件提供的仿真器，對所有模塊進(jìn)行時序仿真，并分析仿真結(jié)果。最后將設(shè)計(jì)文件下載到目標(biāo)器件中進(jìn)行硬件模擬檢測，觀察結(jié)果。嚴(yán)格按照要求撰寫畢業(yè)設(shè)計(jì)報告書。 二、工作內(nèi)容及時間安排1、選題： 2012年01月01日 2012年01月04日2、開題報告： 2012年01月05日 2012年01月10日3、收集資料、確定實(shí)施方案： 2012年01月11日 2012年02月11日4、模塊設(shè)計(jì)與系統(tǒng)設(shè)計(jì)： 2012年02月12日 2012年04月10日5、整理資料、編寫設(shè)

47、計(jì)報告： 2012年04月11日 2012年04月21日6、完成定稿、打印、交付設(shè)計(jì)報告： 2012年04月21日 2012年05月07日7、評審: 2012年05月08日 2012年05月10日 三、需要提供有關(guān)材料1、畢業(yè)設(shè)計(jì)任務(wù)書；2、畢業(yè)設(shè)計(jì)開題報告；3、畢業(yè)設(shè)計(jì)實(shí)施過程記錄表；4、設(shè)計(jì)報告正文嚴(yán)格按照四川師范大學(xué)成都學(xué)院畢業(yè)設(shè)計(jì)規(guī)范要求撰寫；5、畢業(yè)設(shè)計(jì)評審表（指導(dǎo)教師）；6、畢業(yè)設(shè)計(jì)評審表（評閱人1、2）；7、畢業(yè)設(shè)計(jì)成績登記表。畢業(yè)設(shè)計(jì)開題報告學(xué)生姓名楊琴學(xué) 號2009208060設(shè)計(jì)題目基于FPGA的電子密碼鎖電路設(shè)計(jì)1、選題背景（含國內(nèi)外相關(guān)研究綜述及評價）與意義。當(dāng)今人們對

48、物質(zhì)的積累越來越多，覺得要如何有效的保護(hù)好自己的財產(chǎn)，這已成為了全社會的問題?，F(xiàn)今的電子鎖非常入人們的眼中，市場上就出現(xiàn)了不同款型的電子密碼鎖。但在實(shí)際應(yīng)用中，密碼鎖用不同的器件來構(gòu)造的系統(tǒng)，就會出現(xiàn)不同的程序故障。本文的電子密碼鎖是運(yùn)用FPGA來編程的，所有的運(yùn)算方法完全由硬件電路來實(shí)現(xiàn)，這使得密碼鎖的工作可靠性大大的提高了，而且當(dāng)想改變電子密碼鎖的程序設(shè)計(jì)時，只需要改變FPGA中的控制電路和接口電路，用EDA工具將更換后的設(shè)計(jì)碼下載導(dǎo)入FPGA中就行了，沒有必要改變外部電路的設(shè)計(jì)，很大程度的提高了電子密碼鎖設(shè)計(jì)的效率。 為了讓電子密碼鎖像現(xiàn)在的智能手機(jī)一樣，能隨時更改系統(tǒng)，下載運(yùn)用軟件，方

49、便人們的使用，本文采用EDA技術(shù)，利用Quartus工作平臺硬件描述語言，設(shè)計(jì)一種電子密碼鎖，并通過用FPGA芯片實(shí)現(xiàn)。用VHDL語言使用自頂向下的方法對系統(tǒng)進(jìn)行了描述，并在FPGA芯片上實(shí)現(xiàn)。設(shè)計(jì)充分利用了FPGA的資源可編程特性，可高效率的對系統(tǒng)進(jìn)行升級與改進(jìn)。設(shè)計(jì)的密碼鎖可設(shè)置任意密碼，比一般的四位密碼鎖具有更高的安全可靠性，因此，采用FPGA 開發(fā)的數(shù)字系統(tǒng),不僅具有很高的工作可靠性,其升級與改進(jìn)也極其的方便，應(yīng)用前景十分寬廣。 2、選題研究的方法與主要內(nèi)容。研究方法： ，本文采用EDA技術(shù)，利用Quartus工作平臺硬件描述語言，設(shè)計(jì)一種電子密碼鎖，并通過用FPGA芯片實(shí)現(xiàn)。用VHD

50、L語言使用自頂向下的方法對系統(tǒng)進(jìn)行了描述，并在FPGA芯片上實(shí)現(xiàn)。主要內(nèi)容：3、研究條件和可能存在的問題。研究條件： 可能存在的問題： 4、擬解決的主要問題和預(yù)期的結(jié)果。擬解決的主要問題：預(yù)期的結(jié)果：5.指導(dǎo)教師意見。 指導(dǎo)教師簽名： 20 年 月 日6、教學(xué)單位意見。 教學(xué)單位負(fù)責(zé)人簽名（公章）： 20 年 月 日畢業(yè)設(shè)計(jì)實(shí)施過程記錄表學(xué)生姓名楊琴學(xué) 號2009208060設(shè)計(jì)題目基于FPGA的電子密碼鎖電路設(shè)計(jì)開題階段進(jìn)展情況記錄：已找到基于FPGA的電子密碼鎖的電路設(shè)計(jì)的相關(guān)資料。對于該論文已經(jīng)有一定的寫作思路。我對要開始的論文結(jié)構(gòu)進(jìn)行思索，再聯(lián)系課堂上老師所講的知識，了解到該論文的寫作

51、步驟和相關(guān)的內(nèi)容并開始收集各種資料，整理論文的設(shè)計(jì)方案和大致的內(nèi)容篩選，在老師的指定幫助下在規(guī)定時間內(nèi)完成了我的開題報告。指導(dǎo)教師意見：指導(dǎo)教師簽名： 20 年 月 日資料收集和實(shí)施方案研究階段進(jìn)展情況記錄：通過開題報告的整理，總體方向就可以大致確定，在圖書館和網(wǎng)上以及一些相關(guān)的教材中，收集到了不少的資料，對論文的開展有很大的幫助。在指導(dǎo)老師的幫助下，加強(qiáng)了對論文的了解，最后確定了論文的整體情況。指導(dǎo)教師意見： 指導(dǎo)教師簽名： 20 年 月 日模塊和系統(tǒng)設(shè)計(jì)階段進(jìn)展情況記錄：我們在學(xué)習(xí)專業(yè)知識時對單片機(jī)的相關(guān)知識有所掌握，以及對論文的相關(guān)模塊有一定了解，先進(jìn)行該設(shè)計(jì)的整體計(jì)劃，再結(jié)合資料，以及網(wǎng)上論文的參考，初步完成各個模塊和軟、硬件的系統(tǒng)設(shè)計(jì)。雖然在具體的實(shí)驗(yàn)中和系統(tǒng)的設(shè)計(jì)中，出現(xiàn)了不少的問題和一些不懂得地方，但在