基于EDA的數(shù)字時(shí)鐘設(shè)計(jì).EDA課程設(shè)計(jì)

1、 EDA 課程設(shè)計(jì)報(bào)告書課題名稱 基于EDA 的數(shù)字時(shí)鐘設(shè)計(jì)姓名 熊靜平 學(xué)號(hào) 0812201-41 院系 物理與電信工程系 專業(yè)電子信息工程 指導(dǎo)教師周來秀 講師2011年 6月8日 2008級(jí)學(xué)生EDA 課程設(shè)計(jì)一、設(shè)計(jì)任務(wù)及要求:主要設(shè)計(jì)任務(wù)及要求如下:1.數(shù)字顯示當(dāng)前的小時(shí)、分鐘及秒鐘;2.可以預(yù)置為12小時(shí)計(jì)時(shí)顯示或24小時(shí)計(jì)時(shí)顯示;3.時(shí)間修改功能:能進(jìn)行小時(shí)、分鐘以及秒鐘的修改;4.鬧鈴功能:能預(yù)置時(shí)間,并在相應(yīng)時(shí)刻鬧鈴。指導(dǎo)教師簽名:年月日二、指導(dǎo)教師評(píng)語:指導(dǎo)教師簽名:年月日三、成績驗(yàn)收蓋章年月日基于EDA的數(shù)字時(shí)鐘設(shè)計(jì)熊靜平(湖南城市學(xué)院物理與電信工程系電子信息工程專業(yè),湖

2、南益陽,413001設(shè)計(jì)目的1、學(xué)習(xí)復(fù)雜數(shù)字電路系統(tǒng)的設(shè)計(jì)。2、運(yùn)用VHDL設(shè)計(jì)一個(gè)多功能數(shù)字時(shí)鐘。2設(shè)計(jì)的主要內(nèi)容和要求1.數(shù)字顯示當(dāng)前的小時(shí)、分鐘以及秒鐘;2.可以預(yù)置為12小時(shí)計(jì)時(shí)顯示或24小時(shí)計(jì)時(shí)顯示;3.時(shí)間修改功能:能進(jìn)行小時(shí)、分鐘以及秒鐘的修改;4.鬧鈴功能:能預(yù)置時(shí)間,并在相應(yīng)時(shí)刻鬧鈴。3 整體設(shè)計(jì)方案該設(shè)計(jì)的基本設(shè)計(jì)方案:電路由控制電路、兩個(gè)60進(jìn)制加法計(jì)數(shù)器、一個(gè)24進(jìn)制加法計(jì)數(shù)器、譯碼器、顯示器、鬧鈴電路組成。計(jì)數(shù)器對(duì)秒、分、小時(shí)進(jìn)行計(jì)時(shí),當(dāng)計(jì)時(shí)到23時(shí)59分59秒(選擇24小時(shí)計(jì)時(shí)方式或11時(shí)59分59秒(選擇12小時(shí)計(jì)時(shí)方式時(shí),來一個(gè)計(jì)數(shù)脈沖,則計(jì)數(shù)器清零,重新開始計(jì)

3、時(shí)。譯碼器將計(jì)數(shù)器輸出的BCD碼計(jì)時(shí)結(jié)果轉(zhuǎn)換成十進(jìn)制送到顯示器,顯示器顯示時(shí)、分、秒計(jì)時(shí)結(jié)果。當(dāng)時(shí)間達(dá)到預(yù)置的鬧鈴時(shí)間時(shí),輸出高電平實(shí)現(xiàn)鬧鈴?？傮w設(shè)計(jì)框圖如圖3.1所示?？刂齐娐窌r(shí)鐘輸入秒鐘計(jì)數(shù)器分鐘計(jì)數(shù)器時(shí)鐘計(jì)數(shù)器譯碼電路數(shù)碼顯示鬧鈴電路圖 3.1 總體方案設(shè)計(jì)框圖4 軟件電路的設(shè)計(jì)4.1秒計(jì)時(shí)電路設(shè)計(jì)本設(shè)計(jì)是采用VHDL語言來設(shè)計(jì)硬件電路,首先完成秒鐘的計(jì)時(shí)程序,亦即完成一個(gè)60進(jìn)制計(jì)時(shí)器的設(shè)計(jì),源程序代碼如下:-秒鐘的計(jì)時(shí)程序LIBRARY ieee;ENTITY second IS -實(shí)體,定義輸入和輸出端口PORT(clk1,rst1:in std_logic;cout1:out s

4、td_logic;cq0:out std_logic_vector(3 downto 0;cq1:out std_logic_vector(3 downto 0;END second;ARCHITECTURE behave of second is -結(jié)構(gòu)體SIGNAL d: std_logic_vector(3 downto 0;-定義信號(hào)d、g,作為中轉(zhuǎn)量供進(jìn)程使用SIGNAL g: std_logic_vector(3 downto 0;BEGINprocess(clk1,rst1,d,g -進(jìn)程開始BEGINif (rst1 ='1' then -當(dāng)復(fù)位rst1=1時(shí),

5、秒計(jì)時(shí)復(fù)位d <="0000"g <="0000"elsif(clk1'EVENT and clk1='1'then -時(shí)鐘的上升沿有效if(d=9 and g=5then -當(dāng)d=9 且g=5 時(shí)產(chǎn)生進(jìn)位cout1<='1'elsecout1<='0'end if;if(d=9then -d=9 則把d清零d<="0000"if(g=5theng<="0000"-在d=9的情況下,若g=5,將g清零,否則加1elseg&l

6、t;=g+1;end if;elsed<=d+1; -d小于9時(shí),d+1end if;end if;end process;cq0<=d;cq1<=g; -將信號(hào)d和g分別賦給輸出的cq0和cq1 end behave;clk1是時(shí)鐘輸入信號(hào),rst1是秒鐘復(fù)位信號(hào), cout1作為下一模塊分鐘計(jì)時(shí)的時(shí)鐘信號(hào),cq0,cq1為輸出信號(hào)最后,接在動(dòng)態(tài)譯碼管芯片上,編譯完成后生成秒計(jì)時(shí)器的硬件電路,如圖4.1中second部分所示。此外在時(shí)鐘輸入端加入一個(gè)調(diào)秒(tiaomiao信號(hào),與clk1一起采用或門輸入,用以實(shí)現(xiàn)調(diào)秒功能。完整的秒計(jì)時(shí)電路如圖4.1所示。clk1rst1co

7、ut1cq03.0cq13.0secondinst4OR2inst8VCC clk1INPUT VCC tiaomiao INPUT VCCrst1INPUT圖4.1 秒計(jì)時(shí)電路4.2 分計(jì)時(shí)電路設(shè)計(jì)和秒計(jì)時(shí)電路相比較,分秒計(jì)時(shí)器都是60進(jìn)制的計(jì)數(shù)器,所以只需在秒計(jì)時(shí)電路下級(jí)串聯(lián)一個(gè)秒計(jì)時(shí)器即可完成分計(jì)時(shí)電路的設(shè)計(jì)。設(shè)計(jì)電路如圖4.2所示。clk1rst1cout1cq03.0cq13.0secondinst2clk1rst1cout1cq03.0cq13.0secondinst10OR2inst8VCCtiaof enINPUT圖4.2 分計(jì)時(shí)電路上一級(jí)秒計(jì)時(shí)電路產(chǎn)生的cout1與調(diào)分(ti

8、aofen 輸入信號(hào)采用或門輸入作為此分時(shí)鐘設(shè)計(jì)電路的clk1時(shí)鐘信號(hào),rst1是復(fù)位信號(hào), 輸出的cout1作為下一模塊小時(shí)計(jì)時(shí)的時(shí)鐘信號(hào),cq0,cq1輸出信號(hào)最后接在動(dòng)態(tài)譯碼管芯片上。 得出實(shí)驗(yàn)要求的分計(jì)時(shí)器,如圖4.2 所示:4.3 小時(shí)計(jì)時(shí)電路設(shè)計(jì)系統(tǒng)要求實(shí)現(xiàn)12小時(shí),24小時(shí)切換計(jì)時(shí),即12進(jìn)制計(jì)數(shù)和24進(jìn)制計(jì)數(shù)之間的切換,采用一個(gè)按鍵輸入信號(hào)可控制計(jì)數(shù)進(jìn)制的選擇,源程序代碼如下: -小時(shí)計(jì)時(shí)程序 library ieee;entity hour IS -實(shí)體,定義輸入和輸出port(clk3,rst3,m:in std_logic;cq4:out std_logic_vector

9、(3 downto 0;cq5:out std_logic_vector(3 downto 0;END hour;ARCHITECTURE behave of hour isSIGNAL d: std_logic_vector(3 downto 0; -定義信號(hào)d、g,作為中轉(zhuǎn)量SIGNAL g: std_logic_vector(3 downto 0;BEGINprocess(clk3,rst3,m,d,gBEGINif (rst3 ='1' then -時(shí)鐘的復(fù)位,rst3=1,則復(fù)位d <="0000"g <="0000"

10、;elsif(clk3'EVENT and clk3='1'then -時(shí)鐘clk3的上升沿有效if(m='0' then -m=0,采取12進(jìn)制計(jì)時(shí)if(d=9 or (d=1 and g=1thend<="0000"if(g=1theng<="0000"elseg<=g+1;end if;elsed<=d+1;end if;else -若m不等于0,則采用24進(jìn)制計(jì)時(shí)if(d=9 or (d=3 and g=2thend<="0000"if(g=2then g&

11、lt;="0000" elseg<=g+1; end if; elsed<=d+1;end if;end if; end if;end process;cq4<=d;cq5<=g;-將信號(hào)d 和g 分別賦給輸出的cq4和cq5end behave;當(dāng)輸入信號(hào)m=0時(shí),進(jìn)行12進(jìn)制計(jì)數(shù);當(dāng)m=1時(shí),進(jìn)行24進(jìn)制計(jì)數(shù)。從分鐘計(jì)時(shí)輸出的進(jìn)位(cout 信號(hào),與調(diào)時(shí)(tiaoshi 信號(hào)采用或門一起輸入作為此小時(shí)計(jì)時(shí)電路的clk3時(shí)鐘信號(hào),rst3是復(fù)位信號(hào), cq4,cq5輸出信號(hào)最后接在動(dòng)態(tài)譯碼管芯片上。得出實(shí)驗(yàn)要求的小時(shí)計(jì)時(shí)器,如圖4-3 所示。clk

12、3rst3m cq43.0cq53.0hourinst4OR2inst8VCCmINPUT VCC rst3INPUT VCC tiaoshi INPUT clk1rst1cout1cq03.0cq13.0secondinst10圖4.3 小時(shí)計(jì)時(shí)電路4.4 譯碼顯示以及鬧鈴電路設(shè)計(jì)從各計(jì)時(shí)電路輸出的時(shí)鐘信號(hào)需要進(jìn)行譯碼后才能在數(shù)碼管上動(dòng)態(tài)顯示,且當(dāng)時(shí)輸入的時(shí)鐘信號(hào)達(dá)到某一設(shè)定值時(shí)要能進(jìn)行鬧鈴,設(shè)計(jì)程序如下:-譯碼以及鬧鈴程序LIBRARY IEEE;ENTITY yima IS-實(shí)體,定義輸入和輸出PORT ( CLK : IN STD_LOGIC;RESET : IN STD_LOGIC;

13、SEC1 : IN STD_LOGIC_VECTOR(3 DOWNTO 0;-秒輸入SEC2 : IN STD_LOGIC_VECTOR(3 DOWNTO 0;MIN1 : IN STD_LOGIC_VECTOR(3 DOWNTO 0;-分輸入MIN2 : IN STD_LOGIC_VECTOR(3 DOWNTO 0;HOUR1 : IN STD_LOGIC_VECTOR(3 DOWNTO 0;-時(shí)輸入HOUR2 : IN STD_LOGIC_VECTOR(3 DOWNTO 0;set_hour1 : IN STD_LOGIC_VECTOR(3 DOWNTO 0;-鬧鈴時(shí)間輸入set_hour

14、2 : IN STD_LOGIC_VECTOR(1 DOWNTO 0;set_min1 : IN STD_LOGIC_VECTOR(3 DOWNTO 0;set_min2 : IN STD_LOGIC_VECTOR(2 DOWNTO 0;CLOCK : OUT STD_LOGIC;miao1 : OUT STD_LOGIC_VECTOR(3 DOWNTO 0;-時(shí)鐘信號(hào)輸出顯示miao2 : OUT STD_LOGIC_VECTOR(3 DOWNTO 0;fen1 : OUT STD_LOGIC_VECTOR(3 DOWNTO 0;fen2 : OUT STD_LOGIC_VECTOR(3 D

15、OWNTO 0;shi1 : OUT STD_LOGIC_VECTOR(3 DOWNTO 0;shi2 : OUT STD_LOGIC_VECTOR(3 DOWNTO 0;END yima;ARCHITECTURE ART OF yima IS -結(jié)構(gòu)體BEGINPROCESS(set_hour1,set_hour2,set_min1,set_min2,CLK,RESETBEGIN -進(jìn)程開始IF(RESET='1'THEN -復(fù)位顯示0miao1 <= "0000"miao2 <= "0000"fen1 <= &quo

16、t;0000"fen2 <= "0000"shi1 <= "0000"shi2 <= "0000"ELSIF(CLK'EVENT AND CLK='1'THENIF (set_hour2(1 DOWNTO 0 = HOUR2(3 DOWNTO 0 and (set_hour1(3 DOWNTO 0 = HOUR1(3 DOWNTO 0 and (set_min1(3 DOWNTO 0 = MIN1(3 downto 0 and (set_min2(2 DOWNTO 0 = MIN2(

17、3 DOWNTO 0 then CLOCK <= '1' -到鬧鈴時(shí)間則拉高CLOCK進(jìn)行鬧鈴ELSE CLOCK <= '0'END IF;miao1 <= SEC1(3 DOWNTO 0; -譯碼顯示miao2 <= SEC2(3 DOWNTO 0;fen1 <= MIN1(3 DOWNTO 0;fen2 <= MIN2(3 DOWNTO 0;shi1 <= HOUR1(3 DOWNTO 0;shi2 <= HOUR2(3 DOWNTO 0;END IF;END PROCESS;END ART;CLK為譯碼器時(shí)

18、鐘輸入信號(hào),RESET為復(fù)位信號(hào),SEC1、SEC2、MIN1、MIN2、HOUR1、HOUR2為時(shí)鐘輸入信號(hào), set_hour1、set_hour2、set_min1、setmin2為鬧鈴時(shí)間的預(yù)置輸入，CLOCK 為鬧鈴輸出信號(hào)，miao1、miao2、fen1、fen2、 shi1、shi2 為譯碼時(shí)鐘輸出信號(hào)。其電路圖如圖 4.4 所示。 y ima CLK RESET SEC13.0 SEC23.0 MIN13.0 MIN23.0 HOUR13.0 HOUR23.0 set_hour13.0 set_hour21.0 set_min13.0 set_min22.0 CLOCK mi

19、ao13.0 miao23.0 f en13.0 f en23.0 shi13.0 shi23.0 inst1 圖 4.4 譯碼顯示以及鬧鈴電路 5 總體電路設(shè)計(jì) 5.1 電路設(shè)計(jì) 多功能數(shù)字時(shí)鐘的總體電路如圖 5.1 所示，主要由兩個(gè) 60 進(jìn)制的計(jì)數(shù)器， 一個(gè) 24 進(jìn)制的計(jì)數(shù)器，數(shù)碼管譯碼器以及鬧鈴電路構(gòu)成， 。 CLK INPUT VCC RESET INPUT VCC clk1 INPUT VCC OR2 second clk1 cout1 cq03.0 cq13.0 tiaomiao INPUT VCC INPUT VCC inst5 rst1 rst1 inst y ima CL

20、K OR2 CLOCK miao13.0 miao23.0 f en13.0 f en23.0 shi13.0 shi23.0 OUTPUT OUTPUT OUTPUT OUTPUT OUTPUT OUTPUT OUTPUT CLOCK miao13.0 miao23.0 f en13.0 f en23.0 shi13.0 shi23.0 second clk1 cout1 cq03.0 cq13.0 inst9 RESET SEC13.0 SEC23.0 MIN13.0 MIN23.0 HOUR13.0 HOUR23.0 set_hour13.0 set_hour21.0 tiaof en

21、INPUT VCC INPUT VCC inst6 rst1 rst2 OR2 hour clk3 cq43.0 cq53.0 set_min13.0 set_min22.0 tiaoshi INPUT VCC INPUT VCC inst7 rst3 m inst3 rst3 m set_hour13.0 inst1 INPUT VCC INPUT VCC set_hour21.0 set_min13.0 set_min22.0 INPUT VCC INPUT VCC INPUT VCC 圖 5.1 數(shù)字時(shí)鐘的總體電路 10 5.2 功能及使用說明 （1） 計(jì)時(shí)功能：首先通過時(shí)鐘脈沖 clk

22、1 產(chǎn)生一個(gè)信號(hào)來實(shí)現(xiàn)秒鐘的計(jì)時(shí)功 能，當(dāng)秒鐘計(jì)數(shù)到 59 后，下一個(gè)時(shí)鐘秒鐘清零，并產(chǎn)生一個(gè)分鐘進(jìn)位信號(hào)送到 分鐘計(jì)數(shù)器；同理，當(dāng)分鐘計(jì)數(shù)到 59 后，下一個(gè)計(jì)數(shù)時(shí)鐘信號(hào)會(huì)讓分鐘清零， 同時(shí)產(chǎn)生一個(gè)小時(shí)進(jìn)位信號(hào)， 送到小時(shí)計(jì)數(shù)器。 當(dāng)小時(shí)計(jì)數(shù)器計(jì)數(shù)到 24 或 12 （由 輸入信號(hào) m 控制）時(shí)，完成一個(gè)周期，全部跳轉(zhuǎn)到零并重新開始計(jì)數(shù)。譯碼輸出 后由 6 個(gè)數(shù)碼管來顯示時(shí)鐘信號(hào)。 （2）使用控制說明： 時(shí)間周期選擇功能，通過 m 來控制 12 進(jìn)制或 24 進(jìn)制時(shí)鐘顯示； 秒鐘、分鐘以及小時(shí)都有復(fù)位鍵,相應(yīng)為 rst1，rst2，rst3； 秒鐘、 分鐘以及小時(shí)都有調(diào)節(jié)功能， 相應(yīng)為 tiaomiao、 tiaofen、 tiaoshi； 具有鬧鈴功能，通過 set_hour1、set_hour2、se