數(shù)字電子技術(shù)基礎(chǔ)試卷A(電氣工程及其自動(dòng)化)

1、卷號(hào)：（A） （2008年6月）湖北師范學(xué)院本科期末考試試卷數(shù)字電子技術(shù)基礎(chǔ)考試范圍全部章節(jié)命題人皮大能院系控制科學(xué)及工程系考試形式閉卷課程類別必修學(xué) 期20081專業(yè)電氣工程及其自動(dòng)化大題號(hào)一二三四五六七八班級(jí)題 分102010812121315學(xué)號(hào)得 分姓名閱卷人總分本題得分一 、選擇題(選擇正確答案,并將其代號(hào)寫在題干后面的括號(hào)里.答案選錯(cuò)或未選全者,該題不得分.每小題 1 分，共 10 分)1、圖 1所示 邏 輯 電 路 為( )。(a) “ 與 非” 門 (b) “ 與” 門(c) “ 或” 門 (d) “ 或 非” 門圖 12、 場(chǎng) 效 應(yīng) 管 門 電 路 如 圖2 所 示， 該

2、電 路 為( )。(a)“ 與 非” 門(b) “ 非” 門(c) “ 或” 門圖23、 邏 輯 圖 和 輸 入 A，B 的 波 形 如 圖 3 所 示， 分 析 在 t1 時(shí) 刻 輸 出 F 為( )。(a) “1”(b) “0”(c) 任 意圖 34、半 加 器 的 邏 輯 圖 如圖4所 示，指 出 它 的 邏 輯 式 為( )。(a) AB C=AB(b) B+A C =(c) AB C=圖45、邏 輯 電 路 如 圖 5所 示， 當(dāng) A=“0”，B=“1” 時(shí)， 脈 沖 來(lái) 到 后 觸 發(fā) 器 ( )。(a) 具 有 計(jì) 數(shù) 功 能 (b) 保 持 原 狀 態(tài) (c) 置“0” (d)

3、 置“1”圖 56、某 數(shù)/模 轉(zhuǎn) 換 器 的 輸 入 為 8 位 二 進(jìn) 制 數(shù) 字 信 號(hào)（D7 D0)，輸 出 為 025.5V 的 模 擬 電 壓。若 數(shù) 字 信 號(hào) 的 最 低 位 是“1” 其 余 各 位 是“0”， 則 輸 出 的 模 擬 電 壓 為( )。(a) 0.1V(b) 0.01V(c) 0.001V7、邏 輯 式BC+ABC+ C，化 簡(jiǎn) 后 為( )。(a) B+C(b) C+AB (c) C+BC8、如圖6，二 位 二 進(jìn) 制 譯 碼 器 的 邏 輯 式 為 Y0=、Y1 =A 、Y2 =B、Y3 =BA， 由 邏 輯 式 畫 出 的 邏 輯 電 路 為 ( )。

4、圖 6 9、引起組合電路中競(jìng)爭(zhēng)與冒險(xiǎn)的原因是（ ）(a) 邏輯關(guān)系錯(cuò) (b) 電路延時(shí) (c) 干擾信號(hào) (d)電源不穩(wěn)定10、欲將正弦波信號(hào)轉(zhuǎn)換成與之頻率相同的脈沖信號(hào)，應(yīng)用（ ）(a) 移位寄存器 (b) A/D轉(zhuǎn)換器 (c) T觸發(fā)器 (d) 施密特觸發(fā)器本題得分二、填空題（每空 1 分，共 20 分）。1、如果對(duì)160個(gè)符號(hào)進(jìn)行二進(jìn)制編碼，則至少需要 位二進(jìn)制數(shù)。2、A/D轉(zhuǎn)換輸出的二進(jìn)制代碼位數(shù)越多，則量化誤差 轉(zhuǎn)換精度 。3、二進(jìn)制碼11101101表示的十進(jìn)制為 ，相應(yīng)的8421BCD碼為 。4、5個(gè)變量可構(gòu)成 個(gè)最小項(xiàng)，每個(gè)變量取值均為1可使 個(gè)最小項(xiàng)的值為1。5、構(gòu)造一個(gè)模6

5、計(jì)數(shù)器需要 個(gè)狀態(tài)， 個(gè)觸發(fā)器。6、(DC)H=( )B=( )O=( )D7、已知三個(gè)電路的輸入信號(hào)均為Ui，且Ui 與各電圖 7路輸出電壓U01、U02、U03的波形關(guān)系如圖7所示。請(qǐng)將各電路名稱填在下列空格中：電路1為 ；電路2為 ；電路3為 。8、CMOS電路的結(jié)構(gòu)特點(diǎn)是以 MOS管作驅(qū)動(dòng)管，以 MOS管作負(fù)載管，以 極作為輸入端，以 極作為輸出端。9、一個(gè)5位地址碼，8位輸出的ROM，其存貯矩陣的容量為 。本題得分三、判斷改錯(cuò)（下列命題你認(rèn)為正確的在題后括號(hào)內(nèi)打“”，錯(cuò)誤的打“×”。每小題 1 分，共 10 分）。（ ）1、組合電路沒(méi)有記憶功能。（ ）2、JK觸發(fā)器只有J、

6、K端同時(shí)為1，則一定引起狀態(tài)翻轉(zhuǎn)。（ ）3、動(dòng)態(tài)RAM必須進(jìn)行周期性刷新。（ ）4、脈沖異步時(shí)序電路的輸入信號(hào)既可以是脈沖又可以是電平。（ ）5、ROM的與門陣列、或門陣列都是可編程的。（ ）6、已知，則。（ ）7、二進(jìn)制并行加法器中，采用先行進(jìn)位的目的是簡(jiǎn)化電路結(jié)構(gòu)。（ ）8、TTL“或非門”，在使用時(shí)，將多余的輸入端懸空。（ ）9、TTL“或非門”，在使用時(shí)，將多余的輸入端通過(guò)一個(gè)電阻接工作電源。（ ）10、時(shí)序電路一定不要組合電路。本題得分四、邏 輯 電 路 如 圖8 所 示，試 寫 出 邏 輯 式， 并 化 簡(jiǎn) 之。（8分）圖8 本題得分五、已知邏輯圖和輸入 A，B，C的波形如圖9所示，試畫出輸出和的波形。（12分）圖9本題得分六、已 知 邏 輯 電 路 如圖10所示 及C 脈 沖 的 波 形， 試 畫 出 各 觸 發(fā) 器 輸 出 ，的 波 形 并 寫 出 它 們 的 狀 態(tài) 表 （設(shè)， 初 始 狀 態(tài) 均 為“0”）。（12分）圖10本題得分七、列 出 邏 輯 電 路 圖11 的 狀 態(tài) 表， 寫 出 輸 出F 的 邏 輯 式， 畫 出 輸 出， 及F 的 波 形 圖， 計(jì) 算F 的 脈 寬 和 周 期T（設(shè) C 脈 沖 頻 率 為1 kHz， 各 觸 發(fā) 器 初 始 狀 態(tài) 均 為“0”，J0=K1=1）。（13