D觸發(fā)器及其應用VIP

1、實驗八D觸發(fā)器及其應用一、實驗目的1熟悉基本D觸發(fā)器的功能測試；2了解觸發(fā)器的兩種觸發(fā)方式（脈沖電平觸發(fā)和脈沖邊沿觸發(fā)）及觸發(fā)特點；3熟悉觸發(fā)器的實際應用；4.了解并掌握Multisim仿真軟件的使用。二、實驗設備數(shù)字實驗電路箱，74LS74,導線若干，Multisim數(shù)電仿真軟件。74LS74引腳圖74LS74邏輯圖三、實驗原理D觸發(fā)器在時鐘脈沖CP的前沿（正跳變0到1）發(fā)生翻轉，觸發(fā)器的次態(tài)取決于脈沖上升沿到來之前D端的狀態(tài)，即=D。因此，它具有置0、置1兩種功能。由于CP=1期間電路具有維持阻塞作用，所以在CP=1期間，D端的數(shù)據(jù)狀態(tài)變化，不會影響觸發(fā)器的輸出狀態(tài)。和分別是決定觸發(fā)器初始

2、狀態(tài)的直接置0、置1端。當不需要強迫置0、置1時，和端都應置高電平（如接+5V電源）。74LS74、74LS175等均為上升沿觸發(fā)的邊沿觸發(fā)器。觸發(fā)器的應用很廣，可用作數(shù)字信號的寄存，移位寄存，分頻和波形發(fā)生器等。四、實驗內容1 .測試D觸發(fā)器的邏輯功能；2 .構成異步分頻器，構成2分頻和4分頻；3 .構成同步分頻器，構成2分頻和4分頻。五、實驗設計及實驗仿真1.測試D觸發(fā)器的邏輯功能：(1)將74LS74的SDRD端分別加低電平，觀察并記錄Q端的狀態(tài)；(2)令SDRD端為高電平，D端分別接高、低電平，用單脈沖做CP,觀察記錄當CP為0,上升，1,下降時Q段狀態(tài)的變化；(3)當SDRd為高電平

3、，CP=0(或CP=1),改變D端狀態(tài)，觀察Q端的狀態(tài)是否變化；(4)得到74LS74D觸發(fā)器的功能測試表：CPD01*011110*001011上升0001011上升10111110*0011111*00112.構成計時分頻器，構成2分頻和4分頻:仿真如圖所示：得到實驗結果圖如圖所示：3.構成同步分頻器，構成2分頻和4分頻：仿真如圖所示：得到實驗結果圖如圖所示：六、實驗思考實驗結束后，我們對下述電路進行了驗證：完成兩位競賽搶答電路，觀察搶答電路的工作情況，分析工作原理。經過試驗可得以下真值表:1D2D1Rd/2Rd1Q2Q00000001000100001101100001011011000當主控1Rd=2Rd=0時，1D和2D置1置0都不會亮當主控1Rd=2Rd=1時，1D和2D誰置1誰亮，而剩下的置0，不亮。而當1D=2D=1Rd=2Rd=1時，1D和2D誰先置1，誰亮，而另一個燈此時置1、置0都不會亮。正好達到實驗要