計(jì)算機(jī)組成原理試題及答案(考試資料)

1、組成1一、選擇題 每題選出一個(gè)最適宜的答案，每題2分，共20分1、假設(shè)十進(jìn)制數(shù)為37.25，那么相應(yīng)的二進(jìn)制數(shù)是 。2、假設(shè)x反=1.1011，那么x=3、某機(jī)器字長16位，含一位數(shù)符，用補(bǔ)碼表示，那么定點(diǎn)小數(shù)所能表示的最小正數(shù)是 。A2-15 B216 C2-1 D1-2-154、假設(shè)采用雙符號(hào)位補(bǔ)碼運(yùn)算，運(yùn)算結(jié)果的符號(hào)位為10，那么。A產(chǎn)生了負(fù)溢出下溢 B產(chǎn)生了正溢出上溢 C運(yùn)算結(jié)果正確，為負(fù)數(shù) D運(yùn)算結(jié)果正確，為正數(shù)5、在用比擬法進(jìn)行補(bǔ)碼一位乘法時(shí)，假設(shè)相鄰兩位乘數(shù)yiyi+1為01時(shí)，完成的操作是 。A無 B原局部積+X補(bǔ) ，右移一位 C原局部積+-X補(bǔ) ，右移一位 D原局部積+Y補(bǔ)

2、，右移一位6、堆棧指針SP的內(nèi)容是 。A棧頂?shù)刂?B棧底地址 C棧頂內(nèi)容 D棧底內(nèi)容7、在存放器間接尋址方式中，操作數(shù)是從 。A主存儲(chǔ)器中讀出 B存放器中讀出C磁盤中讀出 DCPU中讀出8、在微程序控制器中，一條機(jī)器指令的功能通常由 。A一條微指令實(shí)現(xiàn) B一段微程序?qū)崿F(xiàn)C一個(gè)指令碼實(shí)現(xiàn) D一個(gè)條件碼實(shí)現(xiàn)9、在串行傳輸時(shí)，被傳輸?shù)臄?shù)據(jù) A在發(fā)送設(shè)備和接受設(shè)備中都是進(jìn)行串行到并行的變換B在發(fā)送設(shè)備和接受設(shè)備中都是進(jìn)行并行到串行的變換C發(fā)送設(shè)備進(jìn)行串行到并行的變換，在接受設(shè)備中都是進(jìn)行并行到串行的變換D發(fā)送設(shè)備進(jìn)行并行到串行的變換，在接受設(shè)備中都是進(jìn)行串行到并行的變換10、系統(tǒng)總線是指 。A運(yùn)算器、

3、控制器和存放器之間的信息傳送線B運(yùn)算器、存放器和主存之間的信息傳送線C運(yùn)算器、存放器和外圍設(shè)備之間的信息傳送線DCPU、主存和外圍設(shè)備之間的信息傳送線二、名詞解釋每題4分，共20分1全相聯(lián)映像2指令系統(tǒng)3指令周期、CPU周期4向量中斷5微指令三、改錯(cuò)題在以下各小題的表述中均有錯(cuò)誤，請(qǐng)改正。每題3分，共12分1、在中央處理器中，運(yùn)算器可以向控制器發(fā)出命令進(jìn)行運(yùn)算操作。2、在單處理機(jī)總線中，相對(duì)CPU而言，地址線和數(shù)據(jù)線一般都為雙向信號(hào)線3、多重中斷方式，是指CPU同時(shí)處理多個(gè)中斷請(qǐng)求4、在“半互鎖異步通信方式中，“請(qǐng)求信號(hào)的撤消取決于“答復(fù)信號(hào)的來到，而“請(qǐng)求信號(hào)的撤消又導(dǎo)致“答復(fù)信號(hào)的撤消四、

4、簡答題每題5分，共15分1、某機(jī)指令字長12位，每個(gè)地址段3位，試提出一種字段分配方案，使該機(jī)指令系統(tǒng)能有6條三地址指令和8條二地址指令。2、分別用NRZ-1、PE及FE制記錄方式記錄數(shù)據(jù)序列11001，畫出寫電流波形。3、簡述通道控制方式和DMA方式的異同。五、計(jì)算題10分用補(bǔ)碼加減交替一位除法進(jìn)行62運(yùn)算，要求寫出運(yùn)算過程和運(yùn)算結(jié)果六、設(shè)計(jì)題第一小題12分，第二小題11分，共23分1、CPU結(jié)構(gòu)如以下圖所示，其中有一個(gè)累加存放器AC、一個(gè)狀態(tài)條件存放器和其他4個(gè)存放器，各部件之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。1標(biāo)明4個(gè)存放器的名稱。2簡述指令從主存取出送到控制器的數(shù)據(jù)通路。3簡

5、述數(shù)據(jù)在運(yùn)算器和主存之間進(jìn)行存取訪問的數(shù)據(jù)通路2、用2K4位/片的RAM存儲(chǔ)器芯片設(shè)計(jì)一個(gè)8KB的存儲(chǔ)器，設(shè)CPU的地址總線為A12A0低，數(shù)據(jù)總線為D7D0低，由 線控制讀寫。1該存儲(chǔ)器需要多少片2K4位/片的存儲(chǔ)器芯片。2請(qǐng)?jiān)O(shè)計(jì)并畫出該存儲(chǔ)器的邏輯圖。組成1一、選擇題 每題選出一個(gè)最適宜的答案，每題2分，共20分1、D 2、B 3、A 4、A 5、B 6、A 7、B 8、B 9、D 10、D二、名詞解釋每題4分，共20分6全相聯(lián)映像：就是讓主存中的任何一個(gè)塊均可以映像裝入到Cache中任何一個(gè)塊的位置上。7指令系統(tǒng)：是指一臺(tái)計(jì)算機(jī)的所有指令的集合。8指令周期：是指從取指令、分析取數(shù)到執(zhí)行完

6、該指令所需的全部時(shí)間。CPU周期：也叫機(jī)器周期，通常把一個(gè)指令周期劃分為假設(shè)干個(gè)機(jī)器周期，每個(gè)機(jī)器周期完成一個(gè)根本操作。9向量中斷：是指那些中斷效勞程序的入口地址是由中斷事件自己提供的中斷。10微指令：是指控制存儲(chǔ)器中的一個(gè)單元的內(nèi)容，即控制字，是假設(shè)干個(gè)微命令的集合。三、改錯(cuò)題在以下各小題的表述中均有錯(cuò)誤，請(qǐng)改正。每題3分，共12分1、在中央處理器中，運(yùn)算器可以向控制器發(fā)出命令進(jìn)行運(yùn)算操作。改為：在中央處理器中，控制器可以向運(yùn)算器發(fā)出命令進(jìn)行運(yùn)算操作。2、在單處理機(jī)總線中，相對(duì)CPU而言，地址線和數(shù)據(jù)線一般都為雙向信號(hào)線改為：在單處理機(jī)總線中，相對(duì)CPU而言，地址線為單向信號(hào)和數(shù)據(jù)線一般都為

7、雙向信號(hào)線3、多重中斷方式，是指CPU同時(shí)處理多個(gè)中斷請(qǐng)求改為：多重中斷是指具有中斷嵌套的功能，CPU在響應(yīng)較低級(jí)別的中斷請(qǐng)求時(shí)，如果有更高級(jí)別的中斷請(qǐng)求，CPU轉(zhuǎn)去響應(yīng)更高級(jí)別中斷請(qǐng)求。4、在“半互鎖異步通信方式中，“請(qǐng)求信號(hào)的撤消取決于“答復(fù)信號(hào)的來到，而“請(qǐng)求信號(hào)的撤消又導(dǎo)致“答復(fù)信號(hào)的撤消改為：在“半互鎖異步通信方式中，“請(qǐng)求信號(hào)的撤消取決于“答復(fù)信號(hào)的來到，而“答復(fù)信號(hào)的撤消由從設(shè)備自己決定。四、簡答題每題5分，共15分1 000 XXX YYY ZZZ 。101 XXX YYY ZZZ110000 YYY ZZZ。110111 YYY ZZZ23相同點(diǎn)：都是能在不需要CPU干預(yù)下實(shí)現(xiàn)外設(shè)和內(nèi)存間的數(shù)據(jù)交換2分 不同點(diǎn)：1DMA控制器是通過專門設(shè)計(jì)的硬件控制邏輯來實(shí)現(xiàn)對(duì)數(shù)據(jù)傳遞的控制，而通道具有自己的指令和程序，是一個(gè)有特殊功能的處理器2DMA僅能控制一臺(tái)或幾臺(tái)同類設(shè)備，而通道能控制多臺(tái)同類或不同類設(shè)備五、計(jì)算題10分解題要領(lǐng)：首先要轉(zhuǎn)化為 ，然后進(jìn)行列算式計(jì)算。沒有轉(zhuǎn)化，但會(huì)列算式，且最后結(jié)果正確給7分。六、設(shè)計(jì)題第一小題12分，第二小題11分，共23分1 1a為MDR,b為IR,c為MAR,d為PC