第09章-場效應晶體管

1、第九章場效應晶體管白雪飛中國科學技術大學電子科學與技術系 MOS晶體管 MOS晶體管的匹配 浮柵晶體管 JFET晶體管提綱2MOS晶體管(A) 增強型NMOS (B) 增強型PMOS(C) 耗盡型NMOS (D) 耗盡型PMOSMOS晶體管的類型MOS晶體管建模5跨導系數6閾值電壓7N阱CMOS工藝NMOS晶體管的簡化寄生模型寄生參數8N阱CMOS工藝PMOS晶體管的簡化寄生模型寄生參數9 擊穿機制 雪崩擊穿 穿通擊穿 介質擊穿 熱載流子誘發(fā)閾值電壓偏移短溝道NMOS晶體管的擊穿效應穿通擊穿（0.4um工藝器件）和雪崩擊穿（0.6um和0.8um工藝器件）擊穿機制10 當源/漏擴散區(qū)相對背柵正

2、偏時，會向鄰近器件的反偏結注入少子 相鄰的NMOS和PMOS晶體管相互交換少子會引發(fā)CMOS閂鎖效應 少子保護環(huán)可以防止閂鎖效應具有收集空穴保護環(huán)的PMOS； (B) 具有收集電子保護環(huán)的NMOS閂鎖效應11漏電機制12簡單的自對準多晶硅柵NMOS晶體管的版圖和剖面圖構造CMOS晶體管13(A) 利用NSD、PSD和溝槽掩模層(B) 利用NMoat和PMoat編碼層MOS晶體管版圖14MOS管的寬度和長度15(A) N阱；(B) P阱；(C) 雙阱N阱和P阱工藝16采用硼和磷實現(xiàn)溝道終止注入的N阱CMOS晶圓溝道終止注入17 天然(Native)晶體管 天然的閾值電壓取決于柵和背柵的摻雜及柵氧

3、化層的厚度 電流設計者也可以使用天然晶體管 經過調整的晶體管 通過對溝道區(qū)的注入可以改變MOS晶體管的閾值電壓 P型注入使閾值電壓正向移動 N型注入使閾值電壓負向移動閾值調整注入18(A) 天然NMOS；(B) 天然PMOS天然(Native)晶體管版圖19雙摻雜多晶硅CMOS晶體管的剖面圖雙摻雜多晶硅CMOS晶體管20 恒定電壓按比例縮小 保持晶體管工作電壓不變的前提下縮小其尺寸 恒定電場按比例縮小 降低電源電壓使晶體管中的電場在尺寸縮小的情況下保持恒定 大多數現(xiàn)代工藝都使用某種形式的恒定電場按比例縮小 光學收縮、選擇性柵極尺寸收縮 按比例縮小晶體管 改善性能，寄生電容變小，開關速度變快，翻

4、轉功耗降低 應用于數字邏輯電路可得到預期效果 應用于模擬電路或混合信號電路則必須對電路性能重新評估按比例縮小晶體管21(A) 比例100%；(B)光學收縮至80%(C) 有選擇的將繪制柵長收縮至80%按比例縮小晶體管22分段晶體管23合并晶體管M1和M2共用一個源極合并晶體管24二輸入與非門(A) 原理圖；(B) 版圖合并晶體管實例25折疊晶體管26環(huán)形晶體管：(A) 方形；(B) 圓形環(huán)形結構可以降低漏區(qū)電容與溝道寬度之比，提高開關速度環(huán)形晶體管27背柵接觸與保護環(huán)結合用于防止閂鎖效應NMOS背柵須低于或等于源極電位；PMOS背柵須高于或等于源極電位(A) 鄰接的背柵接觸孔：源極和背柵在同一

5、電位(B) 分離的背柵接觸孔：源極和背柵在不同電位背柵接觸28(A) 叉指狀背柵接觸孔(B) 分布式背柵接觸孔背柵接觸29擴展電壓晶體管30(A) 輕摻雜漏區(qū)(LDD)晶體管(B) 雙擴散漏區(qū)(DDD)晶體管LDD和DDD晶體管31(A) 非對稱擴展漏區(qū)結構；(B) 對稱擴展漏區(qū)結構擴展漏區(qū)NMOS晶體管32(A) 非對稱擴展漏區(qū)結構；(B) 對稱擴展漏區(qū)結構擴展漏區(qū)PMOS晶體管33(A-B-C) 分階段氧化技術；(D-E-F) 刻蝕再生長技術多柵氧化層34(A) 薄氧化層晶體管；(B) 厚氧化層晶體管多柵氧化層版圖35功率MOS晶體管36MOS安全工作區(qū)37矩形功率晶體管金屬連線版圖，箭頭

6、表示電流方向功率MOS晶體管版圖38MOS晶體管的匹配39 匹配MOS晶體管 有些電路利用柵源電壓匹配，如差分對 有些電路利用漏極電流匹配，如電流鏡 優(yōu)化電壓匹配和優(yōu)化電流匹配所需的偏置條件不同 可以優(yōu)化MOS管的電壓匹配或電流匹配，但不能同時優(yōu)化二者 電壓匹配 產生匹配電壓的MOS電路應工作在較低的有效柵壓下，0.1V 電流匹配 產生匹配電流的MOS電路應工作在較高的有效柵壓下，0.3V匹配MOS晶體管 柵極面積 柵氧化層厚度 溝道長度調制效應 方向幾何效應41柵極面積42柵氧化層厚度和溝道長度調制效應43方向相同的器件(A)匹配精度高于方向不同的器件(B)和(C)方向44擴展漏區(qū)晶體管(A

7、) 互為鏡像的結構出現(xiàn)失配；(B) 方向一致的結構不受影響 多晶硅刻蝕速率的變化 使硅柵MOS晶體管的柵極長度發(fā)生變化 可使用陪襯柵極以確保均勻刻蝕 擴散穿透多晶硅 雜質在多晶硅內部無法均勻擴散 雜質沿晶粒邊界快速擴散；在單個晶粒內部擴散速度較慢 有源柵極上方的接觸孔 有源柵極上的接觸孔位置有時會引起顯著的閾值電壓失配 保證接觸孔位于厚場氧化層上方，而不是有源柵區(qū)上方 溝道附近的擴散區(qū) 深擴散區(qū)會影響附近MOS晶體管的匹配 深擴散區(qū)尾部會延伸相當長的距離與附近MOS晶體管的溝道相交擴散和刻蝕效應45(A) 沒有陪襯柵極的MOS晶體管陣列(B) 包括陪襯柵極的MOS晶體管陣列多晶硅刻蝕速率的變化

8、46多晶硅柵雜質擴散過程(A) 雜質完全再分布之前(B) 雜質完全再分布之后(C) 過度退火導致雜質穿過柵氧化層擴散穿透多晶硅47阱的繪制邊界與有源柵區(qū)之間的距離溝道附近的擴散區(qū)48 氫化作用 部分氫原子可以滲入夾層氧化物并到達氧化層-硅界面處與懸掛鍵結合 該反應中和了懸掛鍵引入的正的固定電荷，有助于減小閾值電壓的變化 懸掛鍵的隨機分布會引起閾值電壓的隨機波動，氫退火有助于改善閾值電壓的匹配 關鍵匹配晶體管的有源柵區(qū)上方不應進行金屬化 次要匹配晶體管應具有相同的金屬化版圖，從而可以允許金屬穿過 填充金屬 去除匹配器件上方的填充金屬，同時注意金屬密度規(guī)則 采用定制的填充金屬包圍匹配晶體管，以確保

9、匹配晶體管周圍的金屬圖形是相同的氫化作用49 氧化層的厚度梯度 氧化層存在放射狀的厚度梯度 氧化層厚度差別直接影響閾值電壓的匹配 應力梯度 應力使載流子的遷移率發(fā)生變化，從而影響MOS晶體管的跨導系數 應力不影響MOS晶體管的閾值電壓，因此對電壓匹配幾乎沒有影響 熱梯度 熱梯度影響閾值電壓，從而影響MOS晶體管的電壓匹配 熱梯度影響載流子有效遷移率，從而影響MOS晶體管的跨導系數和電流匹配熱效應和應力效應50 一致性 匹配器件的質心位置應完全重合，或近似一致 對稱性 陣列應同時相對于X軸和Y軸對稱，陣列中各單元位置相互對稱 分散性 每個匹配器件的各個組成部分應盡可能均勻的分布在陣列中 緊湊型

10、陣列排布應盡可能緊湊，并接近于正方形 方向性 每個匹配器件中應包含等量的朝向相反的段MOS晶體管共質心規(guī)則51叉指狀MOS晶體管共質心MOS晶體管52交叉耦合MOS晶體管共質心MOS晶體管53MOS晶體管的匹配規(guī)則54 采用薄氧化層器件代替厚氧化層器件 使晶體管的取向一致 晶體管應相互靠近 匹配晶體管的版圖應盡可能緊湊MOS晶體管的匹配規(guī)則55 如果可能，應采用共質心版圖結構 避免使用極短或極窄的晶體管 在陣列晶體管的末端放置陪襯段 把晶體管放置在低應力梯度區(qū)域MOS晶體管的匹配規(guī)則56 晶體管應與功率器件距離適當 有源柵區(qū)上方不要放置接觸孔 金屬布線不能穿過有源柵區(qū) 使所有深擴散結遠離有源柵區(qū)MOS晶體管的匹配規(guī)則57 精確匹配晶體管應放置在芯片的對稱軸上 不要讓NBL陰影與有源柵區(qū)相交 用金屬條連接柵叉指 盡量使用NMOS晶體管而非PMOS晶體管MOS晶體管的匹配規(guī)則58浮柵晶體管浮柵雪崩注入MOS(FAMOS)晶體管圖中顯示利用漏區(qū)/背柵結雪崩擊穿注入電子的編程過程FAMOS晶體管60雙層多晶硅晶體管(A) 剖面圖；(B) 等效電路雙層多晶硅晶體管61浮柵隧穿氧化層(FOTOX)晶體管FOTOX晶體管62單層多晶硅EEPROM單元(A) 版圖；(B) 等效電路單層多晶硅EEPROM單元6