電磁兼容與PCB設(shè)計(jì)

1、1 PCB層次上的屏蔽1.1 PCB層次上的屏蔽 PCB上采取屏蔽措施的原因(1) 在PCB上完成屏蔽不僅節(jié)約成本，而且體積小，重量也會(huì)最輕；在設(shè)備外殼上的屏蔽的花費(fèi)將會(huì)10倍于PCB層次上的花費(fèi)。(2) 隨著芯片體積的不斷縮小，PCB上元器件的密集度越來(lái)越高，為了使一個(gè)產(chǎn)品獲得良好的運(yùn)行水平，不得不采取屏蔽措施。(3) 當(dāng)產(chǎn)品中有無(wú)線通信模塊時(shí)，他會(huì)傾向于對(duì)產(chǎn)品中的其它敏感電路的干擾；另外，產(chǎn)品中的接收天線接近開(kāi)關(guān)模式轉(zhuǎn)換器和數(shù)字信號(hào)處理器這類躁擾電路時(shí)，也會(huì)影響無(wú)線通信。PCB上屏蔽技術(shù)在無(wú)線通信中是非常有價(jià)值的技術(shù)。(4) 現(xiàn)在無(wú)線通信設(shè)備的天線多數(shù)安裝在產(chǎn)品的內(nèi)部，所以不能再外殼上屏蔽

2、，取代的是PCB上的屏蔽。(5) 產(chǎn)品的外殼由于安裝了電纜連接器，可移動(dòng)存儲(chǔ)設(shè)備插座等被切割出許多孔隙，在PCB上的屏蔽可以降低外殼屏蔽的要求。 PCB上屏蔽綜述(1) 把一個(gè)五面體的導(dǎo)電屏蔽罩殼安置在PCB的一個(gè)電路區(qū)域上，通過(guò)PCB上的通孔在沿著它的周邊，以多點(diǎn)電器搭接的方式搭接到PCB內(nèi)的一個(gè)參考平面。這個(gè)內(nèi)部參考平面為0V參考面，進(jìn)入或離開(kāi)屏蔽罩殼的印制線條要么加以屏蔽，要么加以濾波，屏蔽罩殼與PCB表面的狹長(zhǎng)空隙需要使用導(dǎo)電密封襯墊連接。上圖(2) 當(dāng)使用通孔鍍敷PCB結(jié)構(gòu)時(shí)，在參考平面另一側(cè)的通孔將延伸進(jìn)屏蔽罩殼的內(nèi)部，由于通孔周圍的凈空孔在參考平面上穿越將會(huì)降低屏蔽有效性。微化孔

3、PCB技術(shù)在垂直PCB的方向上采用了并不穿越PCB的盲孔和埋孔的鍍孔技術(shù)，從而使得無(wú)孔洞的參考面成為可能，它可以使PCB上下兩個(gè)面的隔離程度非常高，從而獲得極高的屏蔽有效性。 PCB上屏蔽罩殼的類型(1) 傳統(tǒng)上的屏蔽罩殼由鍍錫鋼板、黃銅或銅鈹合金的金屬薄板制成，圍繞它的四周有多個(gè)插針，用于焊接到鍍敷的通孔上。它們通常有一個(gè)帶搭扣的蓋子，可以打開(kāi)對(duì)內(nèi)部的元器件更換或測(cè)量。(2) 近年來(lái)各種材料和尺寸的商品化表面安裝屏蔽罩殼可以很容易的從市場(chǎng)上購(gòu)得，其中包括不帶移去蓋子的金屬屏蔽罩殼，這種罩殼具有較小的孔隙，屏蔽有效性較好。另外，塑料成型技術(shù)已經(jīng)變成電磁兼容應(yīng)用技術(shù)中一個(gè)相當(dāng)活躍的研究和發(fā)展領(lǐng)域

4、。壓鑄成型的屏蔽罩殼形成導(dǎo)電涂層的工藝是在塑料薄板上用銀這樣的導(dǎo)電印劑制成網(wǎng)狀或整個(gè)平面，或者用其它金屬形成一個(gè)平板導(dǎo)電層，然后將具有導(dǎo)電層的塑料薄板切割或熱塑成所要求的形狀。使用的印劑必須具有足夠的抗拉伸度，以保證金屬薄膜不會(huì)開(kāi)裂。有些公司使用電鍍金屬的碳纖維代替使用導(dǎo)電涂層的塑料薄板。 PCB上屏蔽罩殼的固定和安裝(1) 傳統(tǒng)：傳統(tǒng)的通孔金屬屏蔽罩殼只能使用手工焊接到PCB內(nèi)部的地六個(gè)平面。(2) 表面安裝金屬屏蔽罩殼是用自動(dòng)回流焊裝配工藝完成的，罩殼的表面通常會(huì)有許多一定模式的小孔，以幫助焊接過(guò)程中溫度均衡。(3) 導(dǎo)電密封襯墊可以與屏蔽罩殼一起使用，兩面都具有導(dǎo)電膠的密封襯墊(以硅膠或

5、環(huán)氧樹(shù)脂作為基本材料)都可以用來(lái)使屏蔽罩殼保持在PCB上。非粘結(jié)劑的導(dǎo)電密封襯墊不需要沿著一個(gè)屏蔽罩殼的四周形成連續(xù)的搭接，非連續(xù)的、多點(diǎn)搭接也是常用的方法。(4) 最新的很有吸引力的發(fā)展技術(shù)是“Gore屏蔽GS5200熱和電氣接地墊”，它不僅能提供對(duì)第六面參考面的搭接，而且還會(huì)幫助在屏蔽罩殼內(nèi)部元器件的散熱。 屏蔽罩殼的材料(1) 傳統(tǒng)上采用沖壓成型、拉伸成型或折疊成型的金屬薄板制成。(2) 近年來(lái)屏蔽罩殼可以在塑料基板上印制導(dǎo)電油墨來(lái)形成，導(dǎo)電油墨印制成導(dǎo)電網(wǎng)，使用帶有或不帶有基板的金屬網(wǎng)，還可以在塑料基板上沉積金屬膜來(lái)形成。在采用網(wǎng)狀屏蔽屏蔽的場(chǎng)合，網(wǎng)格的幾何尺寸所決定的某個(gè)頻率以上都會(huì)

6、造成屏蔽有效性的下降，網(wǎng)格尺寸越大，屏蔽有效性越差。(3) 擠壓成型、鉗夾型和焊接型的真空噴鍍塑料屏蔽罩殼(導(dǎo)電材料基本材料是錫和鋁)，這種屏蔽罩殼對(duì)環(huán)境的影響較小。 屏蔽罩殼上的孔洞和縫隙(1) 產(chǎn)生孔洞的原因：折疊金屬結(jié)構(gòu)中的縫隙、用于對(duì)屏蔽罩殼內(nèi)的原件調(diào)節(jié)預(yù)留的小孔、防止焊接爆裂的預(yù)留孔、屏蔽罩殼主體與第六面的PCB參考平面之間電器搭接間的間隔以及環(huán)繞通孔周圍的凈空孔。(4) 由屏蔽罩殼與PCB內(nèi)電層之間的孔隙部分會(huì)暴漏在PCB表面上部的空氣中，部分處于PCB內(nèi)，在最差的情況下，最好保守地假定這樣的孔隙全部處于PCB材料中。為了消除多點(diǎn)搭接形成的孔隙，可以使用導(dǎo)電密封襯墊和導(dǎo)電膠連接PC

7、B和屏蔽罩殼。這樣密封襯墊和PCB之間不會(huì)存在孔隙，但仍然面臨密封襯墊與參考面之間的縫隙。 截止頻率下的波導(dǎo)技術(shù)以上所討論的孔隙都是假定屏蔽材料的厚度與他們的長(zhǎng)度和寬度相比是可以忽略不計(jì)的情況。當(dāng)一個(gè)孔隙的長(zhǎng)度和寬度小于一個(gè)波長(zhǎng)的1/10的場(chǎng)合，增加屏蔽罩殼和密封襯墊的厚度將降低孔隙的泄漏，改善屏蔽有效性。當(dāng)孔隙本身的厚度與孔隙對(duì)角線或直徑尺寸相比擬時(shí)，屏蔽有效性的改善會(huì)明顯的增加。在GHz的頻率上，空氣中波導(dǎo)的截止頻率由150/g給出，PCB中波導(dǎo)的截止頻率由70/g給出。是孔洞的最長(zhǎng)尺寸(對(duì)角線或直徑)，單位是mm，一個(gè)頻率僅為截止頻率的60%以下，截止頻率下波導(dǎo)的衰減估算值約為27d/g

8、(dB)，d是波導(dǎo)深度也即是隔離線條的寬度或屏蔽罩殼的厚度。在截止頻率以下的波導(dǎo)中不允許存在任何導(dǎo)體，否則該導(dǎo)體將會(huì)降低屏蔽有效性。PCB中波長(zhǎng)的計(jì)算：一個(gè)頻率為f的信號(hào)，在空氣中傳播時(shí)波長(zhǎng)為300/f，(波長(zhǎng)單位是mm，頻率單位是GHz)，在PCB中的波長(zhǎng)大約是空氣中的波長(zhǎng)的一半為150/f。屏蔽罩殼上一個(gè)面上的孔隙數(shù)目加倍時(shí)，在垂直于該表面方向上屏蔽有效性下降約6dB。舉例：邊長(zhǎng)為50mm的正方形，要求3GHz時(shí)，屏蔽有效性不低于20dB。空氣=300/f=300/3GHz=100mm，PCB=50mm，PCB/100=0.5mm，存在有一個(gè)直徑0.5mm的孔洞是可獲得34dB的屏蔽有效性

9、。應(yīng)為孔洞的數(shù)量增加一倍，屏蔽有效性降低6dB。存在有8個(gè)這樣的孔洞時(shí)，屏蔽有效性會(huì)低于20dB，甚至?xí)蛊帘斡行越禐?。即使加上導(dǎo)電密封襯墊，密封襯墊與參考平面的狹長(zhǎng)孔隙在50mm的四個(gè)邊上會(huì)形成遠(yuǎn)遠(yuǎn)多于8個(gè)孔洞。所以只有考慮使用截止頻率下的波導(dǎo)技術(shù)。假設(shè)孔洞的最大尺寸為2mm。波導(dǎo)截止頻率75/g=75/2mm=37.5GHz37.5GHz×60%=22.5GHz，大于3GHz。當(dāng)密封襯墊與參考面有2mm的重疊時(shí)，也就是隔離線條的寬度或屏蔽罩殼的厚度為。屏蔽有效性為：27d/g=27×6/2=81dB81dB-34dB=47dB與20dB的屏蔽有效性，這是一個(gè)很好的數(shù)

10、值。 近場(chǎng)對(duì)屏蔽的影響當(dāng)孔隙處于源的近場(chǎng)區(qū)域時(shí)，屏蔽有效性的值將會(huì)遠(yuǎn)小于假定在遠(yuǎn)場(chǎng)條件下計(jì)算出來(lái)的值。為了決定近場(chǎng)屏蔽有效性要求使用計(jì)算機(jī)模擬得出，為了減小近場(chǎng)的影響應(yīng)該遵循3個(gè)原則：(1) 假如要求一個(gè)器件或線條的屏蔽有效性超過(guò)40dB的話，要求元器件或線條與屏蔽罩殼之間的間距遠(yuǎn)大于2L，這里的L是屏蔽罩殼上孔隙的最大尺寸。(2) 使所有的孔隙尺寸最小化。(3) 保持孔隙之間的相互間隔距離盡可能地遠(yuǎn)。為了達(dá)到最佳PCB屏蔽效果，應(yīng)該使用微化孔PCB技術(shù)代替通孔鍍敷PCB技術(shù)。 空腔諧振假如某些頻率的半波長(zhǎng)的整數(shù)倍正好等于屏蔽罩殼相對(duì)的兩個(gè)邊之間的距離時(shí)，在一個(gè)屏蔽罩殼形成的空腔內(nèi)可發(fā)生諧振。

11、最低頻率的計(jì)算公式如下：f=150/L或f=150/W，L、W分別為空腔尺寸的長(zhǎng)和寬。空腔諧振的危害：會(huì)引起屏蔽罩殼所覆蓋的電路之間耦合度的增加，屏蔽罩殼的屏蔽有效性也會(huì)降低。降低空腔諧振的辦法：(1) 使用幾何長(zhǎng)度和寬度要比所關(guān)心最高頻率的半波長(zhǎng)小得多的屏蔽罩殼，這可以提高空腔諧振的最低諧振頻率。將一個(gè)屏蔽罩殼內(nèi)部再分割若干個(gè)較小的屏蔽艙，不僅提高諧振頻率，還可以降低電路間的串?dāng)_。(2) 避免使用屏蔽罩殼的長(zhǎng)度、寬度和高度有著簡(jiǎn)單比例的關(guān)系。當(dāng)半波長(zhǎng)的整數(shù)倍正好等于相對(duì)的兩個(gè)邊之間的距離的公倍數(shù)時(shí)，會(huì)產(chǎn)生更大頻率的空腔諧振。理想情況下長(zhǎng)寬高的比例應(yīng)該是無(wú)理數(shù)比如黃金分割。(3) 可以使用微波

12、吸收材料，這類材料摻有鐵氧體顆粒的合成橡膠，一般厚度為12mm，用黏結(jié)劑粘貼在屏蔽罩殼的內(nèi)表面，作用是將磁場(chǎng)能轉(zhuǎn)換為熱，從而吸收掉屏蔽罩殼內(nèi)潛在形成的諧振磁場(chǎng)和電場(chǎng)。1.2 互連接和屏蔽(1) 線條的屏蔽：要使屏蔽有效性不降低，對(duì)于進(jìn)出屏蔽罩殼的導(dǎo)線要么加以屏蔽，要么進(jìn)行濾波，或同時(shí)使用這兩種技術(shù)。對(duì)導(dǎo)體進(jìn)行屏蔽采取的辦法是沿著它的屏蔽導(dǎo)體的全周長(zhǎng)與它所穿越的屏蔽體的隔離壁完成360°的電氣搭接。由于屏蔽罩殼的四周是通過(guò)通孔固定在PCB的參考面上的，所以也就完成了對(duì)線條的屏蔽，需要強(qiáng)調(diào)，通孔必須是鍍敷孔，通孔間隔距離不大于/30為原則，越靠近線條的兩側(cè)效果就越好。(2) 電纜的屏蔽：

13、一根屏蔽電纜進(jìn)出PCB屏蔽罩殼的情況下，它的連接器或襯片必須與屏蔽罩殼上沿著穿越該屏蔽電纜的孔的四周形成電氣搭接，而且還要沿著電纜屏蔽導(dǎo)體的周長(zhǎng)完成360°電氣搭接。(3) 在一個(gè)導(dǎo)體已經(jīng)是濾波導(dǎo)體的場(chǎng)合，濾波器的中心位置必須與導(dǎo)體穿越屏蔽體的穿越點(diǎn)對(duì)其。導(dǎo)體的輸入和輸出端分別對(duì)稱地處于屏蔽壁的兩側(cè)。濾波器的地位于導(dǎo)體穿越點(diǎn)的屏蔽表面上并要求使用表面安裝的饋通濾波器，每個(gè)饋通濾波器必須安置在它兩邊通孔的中心位置，也就是通孔對(duì)稱地位于它的兩側(cè)。(4) 一個(gè)器件諸如A/D轉(zhuǎn)換器、光耦合器、共模扼流圈或?yàn)V波器陣列穿越屏蔽區(qū)域邊界，要是所有輸入插針位于一側(cè)，輸出插針位于另一側(cè)，濾波器以騎跨的

14、方式安裝在0V隔離線條上，屏蔽罩殼的屏蔽壁上要開(kāi)有“鼠洞”，以便器件穿出。選擇器件時(shí)，插針的排列方式要重點(diǎn)考慮。1.3 屏蔽和散熱技術(shù)的結(jié)合可以把散熱器的金屬基極作為屏蔽罩殼的蓋子，此時(shí)屏蔽罩殼本身只是四面屏蔽壁而已。散熱器的基極要具有高電導(dǎo)率，而且要避免接觸面出現(xiàn)銹蝕導(dǎo)致電氣搭接失敗。2 PCB層次上的濾波2.1 PCB層次上濾波技術(shù)的綜述單根信號(hào)線濾波器的基本類型有：(1) 串聯(lián)電阻或串聯(lián)電感。(2) 旁路電容。 (3) 電阻性T型（RCR）或電感性T型（LCL）。(4) 電容電阻（CR）或電容電感（CL）。(5) 電阻型（CRC）或電感（CLC）。當(dāng)要完成濾波的頻率超過(guò)幾個(gè)MHz時(shí)，一半

15、使用軟性鐵氧體控制器來(lái)代替電感；當(dāng)頻率范圍為1MHz1GHz時(shí)繞在一個(gè)軟鐵氧體心上的CM扼流圈所提供的射頻共模噪聲的衰減一般都會(huì)優(yōu)于一排單個(gè)的軟鐵氧體。PCB布局時(shí)，最好選用可容納多導(dǎo)體的共模扼流圈來(lái)代替一排導(dǎo)體或鐵氧體心，必要時(shí)甚至采用兩次衰減，比如一排電阻加上一排鐵氧體。2.2 高性能的濾波需要完整的RF參考面一個(gè)完整的實(shí)心的內(nèi)部金屬參考面也為濾波提供了一個(gè)高質(zhì)量的RF參考面，沒(méi)有這樣的一個(gè)參考面存在，濾波性能將會(huì)受到影響。2.3 單級(jí)低功率和信號(hào)濾波器設(shè)計(jì)相互連接的設(shè)備的所有組成部件中，在沒(méi)有采用良好的金屬平板作為參考的場(chǎng)合，對(duì)一個(gè)非屏蔽離板連接器/電纜進(jìn)行濾波的最佳選擇是使用一個(gè)串聯(lián)電

16、阻或軟鐵氧體抑制器來(lái)作為它離板前的最后元器件。設(shè)計(jì)要點(diǎn)如下：(1) 把衰減器元器件排列成行(列)在頻率超過(guò)100MHz時(shí)，這種仔細(xì)的布局對(duì)最佳衰減性能是至關(guān)重要的，鐵氧體的交錯(cuò)排列布局會(huì)引起在它們已濾波和未濾波的端頭之間的寄生耦合電容的增加，可能使鐵氧體完全喪失濾波作用。如果沒(méi)有足夠的空間整齊布局電阻和鐵氧體時(shí)可以使用集總鐵氧體陣列或把鐵氧體同時(shí)布局在PCB的兩個(gè)層面上，要求頂層和底層鐵氧體排列在幾何上完全對(duì)稱。在使用一個(gè)CM扼流圈的場(chǎng)合，要保證扼流圈的輸入和輸出連接分離的越遠(yuǎn)越好。RC或LC濾波器中的電容也要整齊地布置在電阻或鐵氧體排行的后面，這些電容器的0V端頭使用短而粗的線條通過(guò)通孔連接

17、到0V參考平面上，電容端頭推薦使用焊盤中的通孔技術(shù)。(2) 對(duì)離板地導(dǎo)體進(jìn)行濾波地連接中也要安裝有設(shè)置有用于安裝鐵氧體的焊盤，假如使用CM扼流圈的話，則必須使所有的離板導(dǎo)體同時(shí)穿越它，至少在具有若干個(gè)CM扼流圈的情況下，每個(gè)信號(hào)加上它的指定返回導(dǎo)體應(yīng)該如此。(3) 減小0V參考面部分濾波器區(qū)域割去了0V參考面，割去的部分最遠(yuǎn)僅達(dá)到電阻、鐵氧體或CM扼流圈端子的“電路邊”的交界處。連接器/電纜的端子會(huì)增加它們的寄生電容，以及在高頻條件下會(huì)降低它們的濾波性能的緣故。這樣還會(huì)防止外部導(dǎo)體中的噪聲與PCB的0V參考面之間出現(xiàn)不希望的耦合，不割去0V參考面會(huì)犧牲電阻、鐵氧體或CM扼流圈的濾波性能。將連接

18、器或電纜通過(guò)一個(gè)電容連接到0V參考面的濾波器，則不應(yīng)該具有割去部分0V參考面的連接器或電纜區(qū)域。(4) 連接器區(qū)域中不應(yīng)該有其它線條或元件濾波元件和線條之間的寄生電容和互感能夠造成離板連接器或電纜的濾波作用全部抵消的后果。因此在多層PCB的任何層次上的這個(gè)區(qū)域中都不允許有任何其它線條、元件或電源參考面存在。在該區(qū)域中的0V參考面沒(méi)有被割去的情況下，也必須如此。(5) 連接器區(qū)域的屏蔽連接器區(qū)域屏蔽罩殼切開(kāi)的一面必須完成于連接器面板內(nèi)部表面的多點(diǎn)電器搭接，最好是采用導(dǎo)電的密封襯墊，即使是僅希望給PCB罩上一個(gè)普通的、非屏蔽的塑料殼的情況下，在EMC設(shè)計(jì)時(shí)，要采用鍍有金屬表面或金屬表面噴涂的塑料或

19、者在屏蔽盒的內(nèi)表面敷上一層金屬箔。(6) 使用屏蔽來(lái)改善濾波性能假如PCB屏蔽罩殼的隔離壁是與0V參考面的幾何截止邊緣對(duì)齊的話，串聯(lián)電阻、鐵氧體或CM扼流圈的濾波器性能將會(huì)得以改善，串聯(lián)的電阻、鐵氧體可以通過(guò)鼠洞伸出。在一個(gè)PCB的屏蔽罩殼覆蓋整個(gè)連接器區(qū)域，該屏蔽罩殼應(yīng)該包括有內(nèi)部隔離壁將連接器區(qū)域與其他區(qū)域分開(kāi)，隔離壁的位置與0V參考面的幾何邊緣對(duì)齊，它的上面應(yīng)該開(kāi)有為電阻、鐵氧體伸出的鼠洞。屏蔽罩殼沒(méi)有完全覆蓋整個(gè)連接器區(qū)域的場(chǎng)合，屏蔽壁也應(yīng)該是屏蔽罩殼的一部分，并搭接到屏蔽罩殼上。(7) T型濾波器T型濾波器的連接器區(qū)域要延伸到串聯(lián)電阻和鐵氧體幾何尺寸的一半，隔離壁可以沿著串聯(lián)電阻、鐵

20、氧體或CM扼流圈排列的中心線安排，也可以沿著電容器排列的中心線安裝，鼠洞安裝的位置最好是電容器的排列位置。在頻率高到300MHz以上可以使用改善濾波性能的三端電容，這是要有一個(gè)0V隔離線條，將濾波器的中心端子與它焊接在一起，還要求以相等間隔分布在每個(gè)濾波器件兩側(cè)的通孔，隔離壁應(yīng)該完成與0V隔離線條的電氣搭接。T型濾波器的輸入和輸出回路分享相同的電容，兩個(gè)回路會(huì)形成耦合，可以使用兩個(gè)間隔很遠(yuǎn)的半值電容來(lái)降低耦合，半值電容最大距離應(yīng)為/10，可以防止兩個(gè)半值電容之間電流環(huán)路產(chǎn)生諧振。使用集總T型濾波器時(shí)中心端子必須直接焊接到一個(gè)0V隔離線條上，隔離線條上還存在兩個(gè)通孔，并以等距離被設(shè)置在每個(gè)濾波器

21、件的兩邊。隔離壁應(yīng)該沿著0V隔離線條設(shè)置。使用IC封裝的集總濾波器可以節(jié)省大量的PCB面積，并且在300MHz以上時(shí)，性能要比分列元件好，隔離壁仍要設(shè)置在這類器件的中心部位。2.4 屏蔽連接器的濾波當(dāng)使用屏蔽的離板連接器/電纜并具有360°的屏蔽搭接端頭時(shí)，在電纜的另一端頭很可能不需要使用濾波器，如果有必要采用濾波器，首先在這個(gè)端頭通過(guò)一個(gè)電容接到0V參考面，隨后采用的也僅是電容、RC、LC或型濾波器，并且連接器周圍的0V平面也不用割去。2.5 離板連接器的設(shè)置所有離板導(dǎo)電互連接都要設(shè)置在PCB的邊緣，并要求盡可能靠近在一起，有時(shí)設(shè)置在PCB相鄰的兩個(gè)邊上，盡量使它們靠近PCB的拐角

22、上。目標(biāo)要將離板連接器之間的CM電位差降低到最低。3 PCB與底板的搭接3.1 PCB與底板搭接的簡(jiǎn)介典型的電子設(shè)備大多是采用將PCB固定到一個(gè)導(dǎo)電的底板結(jié)構(gòu)上，至少設(shè)有一個(gè)電氣搭接點(diǎn)，搭接點(diǎn)大多設(shè)計(jì)在將帶有0V參考面的PCB固定在底板的緊固件處，或接近于外部電纜連接器的位置。有時(shí)PCB和它的底板之間要求電氣上的隔離，這時(shí)使用電容器完成搭接。 什么是底板金屬支撐結(jié)構(gòu)，比如金屬罩殼的壁或底面，以及散熱器將會(huì)被考慮是PCB的底板，如果這些支撐是塑料的，只有被制成導(dǎo)電的情況下才能作為底板，參考面搭接到底板上，有助于EMC性能的改善，底板使用鑄造成型金屬或薄板金屬底板形成搭接效果會(huì)更好。 什么是搭接搭

23、接指的是射頻搭接，是為了改善EMC性能在所關(guān)心的頻率上的一個(gè)低阻抗連接。射頻上的低阻抗搭接是一個(gè)金屬面壓在另一個(gè)金屬面上所形成的搭接，在射頻上點(diǎn)接觸比金屬面接觸阻抗要高。每個(gè)搭接點(diǎn)直徑至少為3mm，不存在阻焊劑的PCB焊盤搭接到內(nèi)部0V參考面，然后通過(guò)一個(gè)搭接用金屬襯墊用緊固件固定在底板上。接觸面要求具有良好的導(dǎo)電性，不允許出現(xiàn)銹蝕，最還使用錫形成鍍層。搭接盡可能靠近每一個(gè)輸入輸出連接器處，并且至少有一個(gè)RF搭接設(shè)置在最高速或最為躁擾的器件臨近。屏蔽連接到一個(gè)PCB的地方，屏蔽導(dǎo)體以360°搭接方式在它進(jìn)入單元或設(shè)備的那一點(diǎn)搭接到底板上。使用電容搭接時(shí)由于引線電感、焊盤、線條和通孔的

24、存在，會(huì)形成串聯(lián)諧振，在串聯(lián)諧振頻率以上，電容的阻抗隨著頻率的升高而增加。 混合型搭接搭接的類型：直接搭接、容性搭接、為阻尼結(jié)構(gòu)的諧振而使用電阻的搭接。3.2 把PCB搭接到0V平面的作用 降低轉(zhuǎn)移阻抗當(dāng)一個(gè)信號(hào)返回電流流經(jīng)一個(gè)PCB的0V結(jié)構(gòu)時(shí)，不可避免地存在有阻抗，它的存在會(huì)引起PCB不同部位出現(xiàn)電壓差異，電壓以共模形式出現(xiàn)，CM電壓和電流是引起EMC問(wèn)題的主要原因，完整的0V平面具有較低的阻抗，因此RF的CM電位差和電場(chǎng)發(fā)射都會(huì)降低。電流轉(zhuǎn)換成不希望的CM電壓或電壓裝換成不希望的電流的阻抗稱之為轉(zhuǎn)移阻抗。在離板導(dǎo)體被設(shè)置在PCB的不同部位時(shí)，0V參考面變得特別有價(jià)值，它能降低PCB不同部

25、位之間的CM電位差。通過(guò)耦合將外部電磁環(huán)境的RF電流注入PCB的條件下，這時(shí)離板導(dǎo)體是主要注入源，0V結(jié)構(gòu)中具有較低的轉(zhuǎn)移阻抗的話，它所導(dǎo)致的信號(hào)電壓噪聲也就會(huì)比較低。一個(gè)設(shè)計(jì)良好的0V參考平面的轉(zhuǎn)移阻抗比一根線條本身的阻抗小好幾個(gè)數(shù)量級(jí)。采用多點(diǎn)搭接的方式把0V平面搭接到底板上會(huì)比單獨(dú)使用一個(gè)0V參考面的情況下所獲得的轉(zhuǎn)移阻抗進(jìn)一步降低，金屬底板電阻比一個(gè)PCB的一個(gè)銅質(zhì)平面電阻低的多。搭接時(shí)至少要在PCB的0V參考面的四個(gè)角上以及在每個(gè)離板導(dǎo)體進(jìn)出點(diǎn)附近將0V參考面搭接到它的底板進(jìn)一步降低它的轉(zhuǎn)移阻抗。 更好地控制邊緣場(chǎng)在0V系統(tǒng)是一個(gè)平面的場(chǎng)合，所有的發(fā)射都來(lái)自該平面的邊緣，所以，有時(shí)也

26、稱這類發(fā)射為邊緣場(chǎng)。RF電壓源：在0V系統(tǒng)中流通的信號(hào)返回電流就是一個(gè)RF電壓源；RF電流在電路的外部電源（即AC電源）阻抗中流動(dòng)是產(chǎn)生RF電壓的另一個(gè)源；電路信號(hào)的頻譜有一些RF成分，數(shù)字信號(hào)中總是包括有RF信號(hào)；在晶體管和IC本身中（特別是安裝有散熱器的場(chǎng)合）的RF電壓分量。0V參考平面搭接到底板的另一個(gè)原因是減少它們之間的電位差。3.3 PCB和它的底板靠近的優(yōu)點(diǎn)PCB的0V參考面和它們臨近底板，兩者之間越是靠近，它們與外部電磁環(huán)境的耦合度就越低。確保兩只之間的間距減小到遠(yuǎn)小于半波長(zhǎng)。PCB與它的底板越是靠近，搭接的阻抗就越低，它可以降低PCB與底板之間的電感，幫助返回的CM電流更加迅速

27、地返回PCB，它還可以提高空腔形成的空腔諧振的頻率。3.4 控制PCB與底板間的空腔諧振 為什么會(huì)形成空腔諧振諧振問(wèn)題是由于隨著頻率的增高，波長(zhǎng)的長(zhǎng)度短到可以和結(jié)構(gòu)的幾何尺寸相比擬的條件下引起的，諧振發(fā)生時(shí)，一個(gè)結(jié)構(gòu)的確與它的外部電磁環(huán)境形成很好的耦合。它還會(huì)造成PCB上的電路與設(shè)備的其它部位之間耦合度的增加，這種現(xiàn)象經(jīng)常被稱之為串?dāng)_。通常我們最關(guān)心的是最低的一個(gè)諧振頻率f最低=150（L2+W2-1）其中L、W分別表示長(zhǎng)和寬，單位是mm，頻率的單位是GHz。 波長(zhǎng)準(zhǔn)則原則上要它們的幾何尺寸小于/10，諧振就不會(huì)發(fā)生。由/10準(zhǔn)則所給出的幾何尺寸等效于100mm乘以真實(shí)的上升時(shí)間，單位是ns，

28、也可以是下降時(shí)間，取兩者之間較小的值。對(duì)于CMOS和TTL這類飽和邏輯值，數(shù)據(jù)手冊(cè)中給出值除以10來(lái)作為設(shè)計(jì)數(shù)據(jù)標(biāo)準(zhǔn)，對(duì)于非飽和器件如ECL，將數(shù)據(jù)手冊(cè)中的值除以4即可。 增加搭接點(diǎn)的數(shù)目來(lái)提高諧振頻率使PCB與底板搭接點(diǎn)之間的間距不大于/10，無(wú)法使用足夠的搭接點(diǎn)時(shí)，減小PCB與底板間的搭接間距直到最低的諧振頻率高于所關(guān)心的最高頻率為止。 擴(kuò)展諧振頻率的寬度來(lái)降低它的峰值幅度在長(zhǎng)度和寬度方向上的不同空腔的諧振是不同的，由多點(diǎn)搭接所形成的多個(gè)較小的空腔的諧振頻率也不一致。采用不規(guī)則搭接位置的安排來(lái)分散諧振頻率將會(huì)降低最嚴(yán)重諧振頻率的峰值幅度，所犧牲的是頻譜上存在較寬的諧振。 通過(guò)設(shè)計(jì)來(lái)避開(kāi)引起

29、問(wèn)題頻率上的諧振每個(gè)空腔諧振總是覆蓋著一定的頻率范圍，只有當(dāng)PCB電路的發(fā)射頻率位于這個(gè)范圍時(shí)才會(huì)引起問(wèn)題，大多數(shù)電路在時(shí)鐘的基波頻率和諧波頻率上會(huì)有著最高的發(fā)射電平，所以要通過(guò)仔細(xì)設(shè)計(jì)使時(shí)鐘頻率不會(huì)落入任何諧振頻率范圍內(nèi)。 使用電阻來(lái)阻尼空腔諧振電阻性PCB與底板的搭接來(lái)阻尼空腔諧振和降低諧振尖峰的幅值，電阻會(huì)把諧振時(shí)流經(jīng)它的高電流轉(zhuǎn)化為熱，從而引起諧振頻率上的較大損耗，達(dá)到降低諧振峰值幅度。使用電阻的缺點(diǎn)會(huì)在非諧振頻率上降低EMC性能的缺點(diǎn)。電阻的選擇在47100之間，一個(gè)設(shè)計(jì)良好的PCB-底板阻尼結(jié)構(gòu)一半不會(huì)引起太大的EMC問(wèn)題。 使用吸波器來(lái)阻尼空腔諧振摻有碳或鐵氧體的材料（通常為合成

30、橡膠）可以用來(lái)吸收RF能量，當(dāng)把它置于一個(gè)空腔的內(nèi)部，能夠把電磁能轉(zhuǎn)化為熱，可以降低諧振的的振幅，從而降低了諧振頻率上的發(fā)射。最佳安裝位置是搭接點(diǎn)位置，諧振條件下，這些位置的電場(chǎng)場(chǎng)強(qiáng)最強(qiáng)。普通的鐵氧體材料不能代替摻有碳和鐵氧體的合成橡膠材料。 降低容性搭接阻抗與使用電容性搭接相關(guān)聯(lián)的附加電感，可以通過(guò)使用輻射狀安排在搭接位置四周的多個(gè)電容予以降低，這時(shí)的電感以并聯(lián)方式出現(xiàn)，確保了它們之間的互感可以相互抵消，總電感簡(jiǎn)單的僅為一個(gè)電容性搭接所形成的電感值除以所使用電容器的數(shù)目3.5 子板與小背板以上的情況及其解決辦法也都同樣適用于子板和小背板，把子板/小背板以某種密集度的方式搭接到主機(jī)板就足夠了。

31、但通過(guò)使用內(nèi)板連接器的整個(gè)長(zhǎng)度上把兩個(gè)板的0V參考面采用多個(gè)0V插針搭接在一起將會(huì)進(jìn)一步改善搭接性能，小背板/子板和它的主機(jī)板之間的搭接是以直線方式通過(guò)主機(jī)板搭接到底板時(shí)，效果最佳。4 0V參考平面和電源參考面4.1 參考面簡(jiǎn)介在PCB上的一個(gè)參考面是一個(gè)完整的實(shí)心銅質(zhì)薄板，它絕對(duì)不是一個(gè)銅質(zhì)充填或地網(wǎng)絡(luò)。參考面的功能：(1) 它們提供的是非常低的阻抗，這意味著在RF情況下，他可以為器件和電路提供穩(wěn)定的參考電壓。就PCB線條而言每1mm就會(huì)約有1nH電感，當(dāng)線條長(zhǎng)度為10mm的線條在1GHz的頻率時(shí)感抗約為63，當(dāng)我們需要從一個(gè)參考電壓向器件提供高頻電流時(shí)需要一個(gè)平面來(lái)分布參考電壓。(2) 在

32、PCB上安裝有容性濾波器的場(chǎng)合，為了頻率在幾個(gè)MHz的情況下獲得良好的性能，參考平面提供的低阻抗通路是關(guān)鍵。(3) 它們會(huì)促使RF電流沿著發(fā)射最低和最不敏感的通路返回。返回RF電流沿著具有最低整體阻抗的通路流通，整個(gè)電流環(huán)路具有最低的電感值，同時(shí)這個(gè)通路與發(fā)送通路具有最高電容值。(4) 它相當(dāng)于一個(gè)鏡面，為不靠近邊界或孔洞的原件和線條提供屏蔽效應(yīng)，元件或線條距離平面越近，屏蔽效果就越好。(5) 當(dāng)頻率處在是以RF搭接到平面上，它們會(huì)降低連接電纜的CM發(fā)射。RF搭接是導(dǎo)體和平面之間的直接搭接也可以是一個(gè)容性搭接。搭接點(diǎn)就位于由平面所覆蓋的導(dǎo)體離開(kāi)該區(qū)域的那一點(diǎn)，導(dǎo)體攜載信號(hào)的情況下，搭接電容要小

33、到不會(huì)損害信號(hào)完整性為原則（電容會(huì)使阻抗減小，引起阻抗的不連續(xù)性，一起反射的增加），通常會(huì)在這個(gè)RF搭接電容的一端或兩端上串聯(lián)有電阻或軟鐵氧體。4.2 參考平面的設(shè)計(jì)問(wèn)題 參考面尺寸0V參考平面應(yīng)該在PCB的四周盡可能地向外擴(kuò)展延伸。為了延伸它的0V平面，值得把PCB制作大到超過(guò)PCB的元器件安裝面。原因是RF返回電流會(huì)在線條的臨近平面層中沿著線條走線。密度最高的電流處在線條的直接下部，也會(huì)分布到線條路徑的兩側(cè)，大約有95%返回電流沿著走線中心帶狀區(qū)域流通，返回電流的寬度大約是平面-線條間隔的3倍或線條本身寬度的三倍，取兩者中的較小值。在信號(hào)上升沿或下降沿快于2ns時(shí)，沿著線條路徑兩側(cè)離開(kāi)任何

34、平面邊沿或裂縫至少10mm遠(yuǎn)。 參考面中的孔洞和縫隙的處理參考面中任何縫隙和孔洞對(duì)EMC來(lái)講都是有害的，它們的存在會(huì)增加阻抗阻止返回RF電流的自由流通。PCB布局的指導(dǎo)思想是：PCB上不允許有任何最大尺寸大于所關(guān)心的最高頻率的波長(zhǎng)的1/10的縫隙和孔洞存在。通孔周圍的凈空孔會(huì)增加平面阻抗，所以，組焊盤應(yīng)該設(shè)計(jì)的盡可能地小。另外PCB上的焊盤不應(yīng)該相互合并在一起，那樣會(huì)形成更大的縫隙和槽。當(dāng)PCB上有大量貫穿孔和通孔時(shí)，要小心防止的組焊盤出現(xiàn)合并或侵占線條返回通路的出現(xiàn)。 網(wǎng)格化面和銅質(zhì)填充一個(gè)銅質(zhì)填充不是一個(gè)平面，假如在PCB上存在有一個(gè)完整的銅質(zhì)0V參考面，可以通過(guò)通孔把另一個(gè)平面上銅質(zhì)填充

35、連接到完整的0V參考面上，要求至少每個(gè)/10上有一個(gè)這樣的連接，為所關(guān)心最高頻率的波長(zhǎng)。有時(shí)使用一個(gè)交叉網(wǎng)狀柵格來(lái)代替一個(gè)完整的實(shí)心銅質(zhì)平面（這種做法稱之為銅平衡），用來(lái)避免PCB在焊接工藝流程中彎曲變形。交叉網(wǎng)狀柵格獲得的效益無(wú)法與一個(gè)完整的實(shí)心銅質(zhì)平面相比，使用完整銅質(zhì)平面情況下，必須形成正確的PCB疊層，來(lái)形成一個(gè)對(duì)稱結(jié)構(gòu)，防止焊接彎曲。防彎曲也可以在PCB的每一層使用銅質(zhì)充填，但銅質(zhì)充填要個(gè)每/10的距離連接到一個(gè)完整的銅質(zhì)0V參考面。 元器件與平面連接所形成電感最小化(1) 縮短所有線條的長(zhǎng)度，焊盤中的通孔為最佳。(2) 加寬所有線條的寬度，每毫米長(zhǎng)度上的電感將會(huì)按照線條寬度增加平方

36、根降低。比如，線條寬度增加4倍，電感值降低一半。(3) 降低在PCB疊層中平面和元件的距離。(4) 把攜載相反方向電流的貫穿孔或通孔（比如0V和電源插針）安排得盡可能靠近。使兩個(gè)孔之間的互感最大化，抵消一部分局部電感。(5) 以并聯(lián)方式使用多個(gè)貫穿孔或通孔，所降低的電感量比前列的要大得多，它們之間的間距越大效果就越好。(6) 增加一個(gè)鍍敷孔的直徑會(huì)降低它們的局部電感，電感值降低一本，孔的直徑要增加4倍。使用高密度PCB技術(shù)，焊盤中通孔是普遍采用的技術(shù)，通孔的直徑一般都很小，而且是一種盲孔，它的一端終止于一個(gè)金屬壁上，而不是貫穿整個(gè)PCB。 隔熱襯墊隔熱墊使用一個(gè)很細(xì)的線條把貫穿孔的圓柱體連接到

37、平面層的平面上，但隔熱墊會(huì)增加平面連接的阻抗，在使引線型元件的場(chǎng)合，阻抗的增加并不顯得那么嚴(yán)重（引線本身阻抗高得多），這些隔熱墊對(duì)表面安裝元件卻是一個(gè)嚴(yán)重的問(wèn)題。隔熱墊應(yīng)僅使用與以引線元件相關(guān)聯(lián)的貫穿孔，它不應(yīng)該用于表面安裝元件的平面連接。 器件的設(shè)置IC和其它半導(dǎo)體電氣運(yùn)行會(huì)在周圍形成強(qiáng)局部場(chǎng)，這些場(chǎng)與導(dǎo)體形成耦合的地方，會(huì)引起共模電流，這些共模電流必須盡可能快地返回到最初形成它們的硅結(jié)，參考面就是共模電流最佳返回通路。IC及其它半導(dǎo)體器件和晶體都不應(yīng)該布置在平面的邊緣、裂縫或縫隙附近。頻率高于200MHz的模擬信號(hào)或上升下降時(shí)間短于2ns的器件，要求使用一個(gè)處于IC下面，至少延伸并超過(guò)它的

38、周邊一位5mm的完整平面。在躁擾器件下面的小面積0V參考面會(huì)有所幫助，但必須與一個(gè)內(nèi)部0V參考面相連接。 充填和網(wǎng)格2層PCB時(shí)，最佳布局是將所有線條設(shè)計(jì)在一個(gè)層面上，通常是元件層，而盡可能使用第二層形成一個(gè)完整的0V參考面，在線條交叉的地方，最好使用導(dǎo)線跨接元件，假如線條必須潛行于0V參考面中，越短越好。在無(wú)法使用一個(gè)完整的0V參考平面的場(chǎng)合，應(yīng)該建立一個(gè)0V網(wǎng)格，并且波長(zhǎng)不小于最大網(wǎng)孔尺寸的10倍f=15/D比如一個(gè)0V網(wǎng)孔層，最大對(duì)角線D=20mm，在頻率為75MHz范圍內(nèi)都會(huì)給出某種程度的有用控制，某種程度上的有用控制并不意味著它的使用所獲得的性能將會(huì)與使用一個(gè)完整的銅質(zhì)薄板所獲得的性

39、能。為了在一個(gè)兩層的通孔鍍敷PCB上獲得網(wǎng)孔化的0V平面，通常的做法是把兩層的網(wǎng)孔線成垂直交叉布局，然后在兩個(gè)層面上完成0V充填，最后再把上下層的銅質(zhì)充填用通孔連接在一起形成網(wǎng)格。 0V參考面中的諧振所有的導(dǎo)體都有取決于它們邊緣周圍介質(zhì)阻抗的電氣諧振頻率，最低的諧振頻率由f=150/D求出。在它的諧振頻率上，一個(gè)0V參考平面表現(xiàn)為一個(gè)有效的天線，引起發(fā)射的增加和抗擾度的變壞。在0V參考面諧振引起問(wèn)題的場(chǎng)合，可能會(huì)需要把0V參考面按照一些出現(xiàn)問(wèn)題的電路分割成一些面積較小的參考面區(qū)域。但如何處理信號(hào)和電源跨越已分割的平面之間的縫隙則至關(guān)重要。 參考平面對(duì)中空腔諧振在PCB疊層中，經(jīng)常把0V平面和電

40、源平面設(shè)置為相鄰的平面，以便為IC供電電源提供高頻去耦合，但平面對(duì)也具有會(huì)形成空腔諧振這樣的缺點(diǎn)。產(chǎn)生諧振時(shí)，有些地方的阻抗可能會(huì)遠(yuǎn)遠(yuǎn)大于正常值，這些位置之間的電壓差遠(yuǎn)遠(yuǎn)高于非諧振條件下的值。最低的一個(gè)諧振頻率可以從f=75/D求出，為了防止所關(guān)心的頻率范圍內(nèi)空腔諧振的發(fā)生，為了防止諧振的發(fā)生可采用以下的辦法：(1) 所有的0V平面都應(yīng)該使用通孔連接在一起，間隔距離不應(yīng)大于所關(guān)心最高頻率波長(zhǎng)的1/10。(2) 0V/電源平面對(duì)通過(guò)去耦電容器縫合在一起，不過(guò)分列式去耦電容器在頻率超過(guò)500MHz時(shí)，由于引腳電感，去耦效果會(huì)受到很嚴(yán)重的限制。(3) 可以在PCB的疊層中把0V和電源層設(shè)置的盡可能地

41、近，降低邊緣場(chǎng)，間距減半，發(fā)射也可以降低一半。(4) 可以通過(guò)使用電阻來(lái)代替某些平面間的通孔的方法來(lái)增加阻尼，這些電阻的阻值通常都在210之間。在0V電源平面對(duì)的情況下，可以采用去耦電容配置串聯(lián)電阻的方法。電阻應(yīng)該被設(shè)置在產(chǎn)生諧振的熱點(diǎn)上，這些位置應(yīng)該使用計(jì)算機(jī)模擬或?qū)嶒?yàn)求得。(5) 將鐵氧體吸波材料制成顆粒狀摻入PCB的介質(zhì)中也可以幫助衰減諧振的峰值。(6) 通過(guò)仔細(xì)設(shè)計(jì)平面的形狀，盡管他不會(huì)對(duì)最低諧振頻率產(chǎn)生影響，但對(duì)一些較高頻率的諧振則會(huì)產(chǎn)生一些有益的影響。避免長(zhǎng)度和寬度的比是簡(jiǎn)單的整數(shù)，長(zhǎng)寬比推薦使用黃金分割，避免細(xì)長(zhǎng)形狀的平面。 降低來(lái)自參考面對(duì)的側(cè)邊發(fā)射當(dāng)平面處于諧振狀態(tài)時(shí)，在它們

42、的邊緣上出現(xiàn)邊緣場(chǎng)發(fā)射。降低側(cè)邊發(fā)射的方法有以下幾種：(1) 有一種稱之為20H準(zhǔn)則，20H準(zhǔn)則要求除了主0V參考平面本身之外的所有的參考面都要比主要0V參考面小20H，這里的H代表他們之間的層距。(2) 使用一個(gè)去耦合墻也可以降低0V/電源平面對(duì)的邊緣場(chǎng)發(fā)射，這些電容（值通常在100pF10nF之間）就設(shè)置在電源平面的整個(gè)周邊上，主0V平面的周邊向內(nèi)縮入20H。(3) PCB隔離環(huán)，隔離環(huán)要求在PCB的兩個(gè)外部層面沿著主0V參考面的整個(gè)周邊上形成寬隔離線條。不僅是這兩根寬隔離線條，還有所有的0V參考面都要通過(guò)一個(gè)通孔墻或邊緣鍍敷連接在一起。隔離線條越寬，發(fā)射就越低。隔離環(huán)區(qū)域內(nèi)的0V平面必須

43、一直延伸到區(qū)域的邊界，并且兩個(gè)隔離線條的外部邊沿對(duì)齊，隔離線條寬至少3mm，任何可能的地方都要延伸到PCB區(qū)域中，隔離環(huán)都必須通過(guò)一定的間距的通孔連接到主0V平面上，通孔的間距應(yīng)小于/50。在使用分割0V平面的場(chǎng)合，每個(gè)平面區(qū)域都應(yīng)該有一個(gè)通孔墻環(huán)繞著它。(4) PCB的側(cè)邊鍍敷技術(shù)在沿著0V平面的周邊邊緣把隔離環(huán)線條和0V平面連接在一起。 為主動(dòng)信號(hào)或電源選擇正確的通孔位置與通孔關(guān)聯(lián)的返回電流激發(fā)了在平面對(duì)中的空腔諧振，要把攜載最為主動(dòng)信號(hào)（如時(shí)鐘和讀取脈沖）的線條盡可能安置在單一的一個(gè)PCB層面上的重要原因?？涨恢C振頻率上通孔設(shè)置在低阻抗的位置來(lái)使通孔所激發(fā)的電流最小化，對(duì)于呈現(xiàn)低阻抗的位

44、置需要使用計(jì)算機(jī)模擬。最為主動(dòng)的信號(hào)線條應(yīng)按照以三明治方式夾在兩個(gè)平面之間的帶狀線布線，驅(qū)動(dòng)這些主動(dòng)線條的器件也應(yīng)該被安置在空腔諧振引起低阻抗地方。 如何變更線條的層次與線條相關(guān)聯(lián)的RF平面返回電流被集膚效應(yīng)強(qiáng)迫在最為靠近線條的平面表面中流通。當(dāng)線條跳到靠近另一個(gè)具有相同電壓的不同平面走線，在非常靠近線條變更層次的位置增設(shè)一個(gè)將兩個(gè)平面連接在一起的通孔。當(dāng)一個(gè)線條跳到臨近的另一個(gè)具有不同電壓的平面走線的場(chǎng)合，重要的是要在兩個(gè)平面之間安裝去耦電容，并且其位置應(yīng)該非?？拷?用于安裝DC/DC變換器和時(shí)鐘的原件層面元件安裝層面的0V平面上形成一個(gè)分離的，專門用于DC/DC變換器元件安裝的小面積0V平

45、面，只以單一一個(gè)大孔徑的通孔或若干個(gè)較小的通孔與一個(gè)主0V平面相連接。4.3 0V參考面的分割已經(jīng)不再是一個(gè)良好的實(shí)踐關(guān)鍵是要做到必須跨越分割的0V平面的線條本身的發(fā)送和返回電流布線一定要非?？拷?，小型電容器、電阻器或零歐姆連接間距不應(yīng)該超過(guò)所關(guān)心最高頻率波長(zhǎng)的1/10，線條必須跨越一個(gè)分割的0V或電源參考面的情況，低頻模擬或電源極易受到RF干擾的，任何情況下，采用開(kāi)關(guān)模式電源轉(zhuǎn)換器或數(shù)字時(shí)鐘電路都會(huì)有共模RF電流在它們所有線條中流通，假如一個(gè)線條必須跨越平面間的一個(gè)分割的話，則必須為其提供一個(gè)在技術(shù)工藝可能達(dá)到的最為靠近發(fā)送通路的返回通路，每個(gè)線條的發(fā)送和返回電流通路必須加以濾波，從而使它們

46、通帶限制與它們所攜載的信號(hào)相吻合，使得分割可以繼續(xù)為其它頻率提供隔離，在帶寬必須處于最寬，而無(wú)法采用濾波器的場(chǎng)合，返回通路線條的寬度必須是信號(hào)線條寬度的3倍，返回通路線條不僅要處在一個(gè)相鄰層面上，并且還要位于發(fā)送信號(hào)線條下面的中心位置，CM扼流圈把發(fā)送和返回通路以相同的繞向纏繞在一個(gè)磁芯上，它們對(duì)DM電流幾乎沒(méi)有任何影響，但卻在CM電流的通路中設(shè)置了一個(gè)阻抗，這使CM扼流圈成為一個(gè)用于信號(hào)必須跨越平面分割間隙場(chǎng)合的理想器件。4.4 全屏蔽PCB組件通過(guò)把隔離環(huán)線條進(jìn)行廣泛地延伸，就可能使得他們形成屏蔽大部分PCB的頂部和底部的0V平面，這時(shí)的隔離環(huán)稱之為隔離平面也許更為確切些，PCB安裝屏蔽罩

47、殼以及屏蔽電纜需要屏蔽良好的連接器與其配合使用，并且圍繞著它們的周邊搭接到0V平面或PCB屏蔽罩殼的隔離壁上將隔離平面與這些技術(shù)結(jié)合起來(lái)一起使用就可以形成全屏蔽PCB組件。頂部隔離平面的所有區(qū)域都必須與底部隔離平面（和通孔壁或邊緣鍍敷）以及所有其它內(nèi)部0V平面通過(guò)分布在整個(gè)PCB面上的，間距為/10的通孔連接在一起，防止諧振發(fā)生。5 包括掩埋電容在內(nèi)的去耦合技術(shù)5.1 去耦合簡(jiǎn)介PCB上需要非常低阻抗的電源分配網(wǎng)絡(luò)來(lái)為PCB上的元器件提供DC電壓。從而IC和晶體管所要求的電源的波動(dòng)不會(huì)引起電場(chǎng)或磁場(chǎng)過(guò)度的發(fā)射，電流的波動(dòng)由以下因素引起：(1) 與信號(hào)負(fù)載有關(guān)的雜散寄生電容由器件終端、引線框架、

48、搭接導(dǎo)線以及半導(dǎo)體內(nèi)部的本征電容引起的雜散寄生電容，它的總電容量非常小，約有幾十pF而已。由于這些與負(fù)載的增加有關(guān)電容的充放電所引起的瞬態(tài)電流也會(huì)造成來(lái)自電源總線的發(fā)射電平。(2) 在圖騰柱器件中的穿透電流在圖騰柱類型驅(qū)動(dòng)器電路的開(kāi)關(guān)瞬間會(huì)引起穿透電流，圖騰柱中的上部和下部晶體管會(huì)同時(shí)導(dǎo)通，造成電源總線的短路。(3) 核心處理噪聲在IC內(nèi)部與電源總線有關(guān)的電感引起的電壓噪聲會(huì)出現(xiàn)在它的內(nèi)部0V和電壓參考上，這些噪聲稱之為地反彈和限值反彈，這些噪聲會(huì)出現(xiàn)在IC的所有輸入和輸出插針上，成為共模噪聲發(fā)射的一個(gè)組成部分。核心器件也存在穿透電流，它們對(duì)瞬態(tài)電流的要求也會(huì)加劇IC所要求的整體電流的波動(dòng)。(

49、4) 磁場(chǎng)發(fā)射磁場(chǎng)發(fā)射是通過(guò)吧DC電源電流環(huán)路的面積設(shè)計(jì)的盡可能小的方式來(lái)進(jìn)行控制，0V線條和電源線條必須盡可能靠近在一起。在靠近0V平面的PCB平面層布線來(lái)構(gòu)成一個(gè)較小的電流回路，層距越小，環(huán)路面積越小，發(fā)射也就越低。0V/電源平面對(duì)可以獲得最小可能的電流環(huán)路面積，0V/電源平面越靠近，環(huán)路面積越小，磁場(chǎng)發(fā)射越低。(5) 電場(chǎng)發(fā)射電場(chǎng)發(fā)射是通過(guò)降低電源總線的阻抗方式來(lái)控制的，可以降低DC電流波動(dòng)所形成的波動(dòng)電壓的幅值。較小的電壓波動(dòng)所引起的電場(chǎng)發(fā)射也較低。獲得低阻抗的傳統(tǒng)的做法是在該點(diǎn)接入一個(gè)稱之為去耦合的電容器，減小電源總線和它的0V返回通路間距也會(huì)降低電場(chǎng)發(fā)射的程度。借助于平面的低DC阻

50、抗和兩個(gè)相鄰平面的分布電容是另一個(gè)獲得電源總線低阻抗的方法，0V/電源平面間距越小，電源總線的阻抗也就越低。5.2 500MHz以下可以使用分列電容去耦 去耦電容的位置每個(gè)離板連接器就近安裝去耦電容，電壓參考插針處設(shè)置去耦電容 IC內(nèi)部設(shè)置去耦電容好處最佳的去耦電容位置是硅片內(nèi)部，其次是IC封裝內(nèi)部，在非常高的頻率下可以獲得最小的電路環(huán)路尺寸。 去耦電容的類型最好的去耦電容是表面安裝型多層瓷介電容（MLCC），優(yōu)點(diǎn)是它可以以任何所要求的速率釋放它們所有的儲(chǔ)存電荷，放電速度只受到器件本身的等效串聯(lián)電感和器件外部電路的限制。一個(gè)100nF的MLCC低頻去耦性能可以做到和470nF的電解電容一樣好，

51、但需要電容量?jī)H為電解電容的1/5，另外體積較小的和扁平狀的MLCC具有較低的引腳電感，標(biāo)準(zhǔn)的三端饋通電容、X2Y衰減器都具有很低的引腳電感。反縱橫比外形的MLCC可以降低他們的引腳電感。例如0805的MLCC引腳電感約為1nH，而0508的MLCC引腳電感僅為400pH。 減小電流環(huán)路的布局去耦電容和器件的電流環(huán)路所包圍的面積必須盡可能最小化。不應(yīng)該使用帶有插座的IC，去耦電容的電源端與IC的電源插針享用同一個(gè)焊盤，0V平面應(yīng)該設(shè)置在與安裝元件的PCB表面層直接相鄰的層面上，讓來(lái)自電源的電流先流經(jīng)去耦電容再接到IC上。在去耦電容遠(yuǎn)離IC電源插針時(shí)，最好是在IC和去耦電容之間采用小面積的銅質(zhì)面來(lái)

52、代替線條。減小電流環(huán)路面積可以采用如下措施：(1) 被去耦的IC最靠近0V平面時(shí)，去耦電容應(yīng)該設(shè)置在靠近電源插針處。(2) 被去耦的IC最靠近電源平面時(shí)，去耦電容應(yīng)該設(shè)置在靠近0V插針出。 去耦電容的串聯(lián)諧振去耦電容都有引線電感，它們與去耦電容的互連接電感相結(jié)合，會(huì)形成相當(dāng)于一個(gè)串聯(lián)諧振的電路。每一個(gè)串聯(lián)諧振電路都具有一個(gè)自諧振頻率。 去耦合中鐵氧體的使用倘若在電源總線最靠近一個(gè)器件部分的阻抗不是足夠低的話，噪聲電流環(huán)繞PCB的整個(gè)電源總線形成環(huán)流，造成發(fā)射的增加。應(yīng)該在每個(gè)電源插針和它的供電電源之間插入一個(gè)鐵氧體塊以增加RF阻抗來(lái)降低發(fā)射，可以使更多的噪聲電流僅局限于去耦電容/器件相結(jié)合的局

53、部區(qū)域。去耦電容和IC間的電流環(huán)路的最長(zhǎng)尺寸小于一個(gè)波長(zhǎng)的1/4，發(fā)射就會(huì)比沒(méi)有安裝鐵氧體塊時(shí)來(lái)的小。某些IC需要在它們的DC電源線條中使用鐵氧體，例如時(shí)鐘發(fā)生器和時(shí)鐘緩沖器。 把一個(gè)去耦電容分割為二一個(gè)去耦電容與一個(gè)電源總線的雜散阻抗結(jié)合起來(lái)可以看作是一個(gè)低通濾波器，濾波器的是輸入和輸出有關(guān)的電源環(huán)路享用一個(gè)公共界面電容器，這使得與輸入環(huán)路有關(guān)的磁力線可以與輸出環(huán)路形成相當(dāng)強(qiáng)的耦合，導(dǎo)致互電感，會(huì)降低濾波器所獲得的衰減。沿著一個(gè)電源線條上使用間隔相當(dāng)距離的兩個(gè)串聯(lián)的去耦電容，它們的間距不能超過(guò)所關(guān)心的最高頻率在PCB介質(zhì)中波長(zhǎng)的1/10。 以并聯(lián)方式使用多個(gè)去耦電容使用若干個(gè)去耦電容是降低引

54、線電感影響的一種方法。只有在去耦電容的互連接電感遠(yuǎn)小于單個(gè)去耦電容的引線電感時(shí)才會(huì)有明顯的整體效果，多個(gè)去耦電容排成一排，它們的0V連接都設(shè)計(jì)在同一端。這樣的布局不會(huì)產(chǎn)生所要求的阻抗降低效果。通過(guò)仔細(xì)布局可以使流經(jīng)它們的電流所形成的磁通相互抵消。使用若干個(gè)不同值得去耦電容所獲得的整體電源總線阻抗完全有可能給出優(yōu)于使用相同電容值的整體性能，分散串聯(lián)諧振可以獲得一個(gè)較寬頻率范圍內(nèi)的較低阻抗。降低去耦電容引線電感的其他方法把兩個(gè)去耦電容以相反走向安置在一起，從而使它們內(nèi)部電流所引起的磁通相互抵消。X2Y衰減器比類似的兩端電容的引線電感都要低，甚至比5個(gè)并聯(lián)的MLCC電感還要低。5.3 使用0V/電源

55、參考面對(duì)去耦合 使用0V/電源參考面對(duì)的效益把0V和電源平面置于相鄰層面會(huì)大大增加它們之間的互感。兩個(gè)平面中流動(dòng)的電流相等但方向相反，互感降低了去耦電容的互連接電感，平面間的層距越小，去耦電容的互連接電感越低。0V/電源平面對(duì)形成了一個(gè)分部電容，可以用來(lái)作為一個(gè)嵌入式去耦電容，在頻率高到幾個(gè)GHz以上時(shí)獲得一個(gè)低阻抗電源總線。 參考面對(duì)的分布電容頻率在500MHz以上時(shí)，分列去耦電容獲得一個(gè)低阻抗的電源總線是非常困難的。所能做的就是采用許多并聯(lián)的去耦電容來(lái)促使它們的整體電感給出一個(gè)盡量低的阻抗。在頻率超過(guò)1GHz以上時(shí)，0V/電源平面對(duì)電容具有極佳的性能，它具有極低的引線電感，串聯(lián)諧振頻率非常

56、高，平面對(duì)電容可由公式C=35/d求得，d是層距，單位是mm，C是平面對(duì)間的電容，單位nF/m2。 0V和電源布線IC的0V和電源插針?lè)謩e直接連接到它們各自的平面，而去耦電容也應(yīng)該直接地連接到它們各自的平面上。提供非?？拷砻姘惭b元件的0V/電源平面對(duì)，通孔的長(zhǎng)度降到最短。兩個(gè)攜載幅值相等，但方向相反電流的兩個(gè)通孔盡可能靠近地安置在一起。使用多個(gè)并聯(lián)通孔與任何電流通路，但它們之間必須遠(yuǎn)離。 去耦電容的位置一般的原則是去耦電容必須盡一切可能靠近它們所要去耦的器件的0V/電源插針，去耦電容設(shè)置在離它的0V/電源插針越遠(yuǎn)的情況下，它對(duì)IC瞬態(tài)電流所要求的響應(yīng)能力越低。 如何消除去耦電容的并聯(lián)諧振為了

57、防止0V/電源平面對(duì)的空腔諧振，去耦電容應(yīng)該分散安裝在整個(gè)電源平面范圍，而不僅僅是接近IC的位置，但去耦電容之間的距離不應(yīng)大于25mm。 平面對(duì)的空腔諧振最低的空腔諧振頻率由公式f=75/D求出，D是平面的最長(zhǎng)對(duì)角線尺寸，D的單位死m(xù)m時(shí)，f的單位是GNz。通過(guò)仔細(xì)設(shè)計(jì)平面的形狀可以降低空腔諧振影響，這種做法對(duì)最低諧振頻率幾乎不起什么作用，對(duì)那些較高諧振頻率產(chǎn)生一些有益影響，設(shè)計(jì)中避免采用長(zhǎng)寬比是簡(jiǎn)單的整數(shù)倍，不會(huì)在更高的頻率產(chǎn)生強(qiáng)度更大的諧振。長(zhǎng)寬比不應(yīng)該大于3。 用去耦電容搭接參考面來(lái)提高諧振頻率通過(guò)使用去耦電容以非常短的間距在整個(gè)電源平面面積上把它們搭接在一起。最大間距不應(yīng)該大于/4，不過(guò)在通孔鍍敷PCB技術(shù)中沒(méi)有理由要將間距縮短到25mm以下。0V/電源平面對(duì)層距等于或大于50m時(shí)，一個(gè)裸板電源平面的最大尺寸不應(yīng)大于/8。若能在整個(gè)0V/電源平面對(duì)上分布去耦電容，既可以使我們避免空腔諧振的發(fā)生，又可以使我們使用對(duì)角線大于/4的電源平面。 由型濾波器來(lái)向電源參考面島供電防止空腔諧振使用多個(gè)小型電源平面島來(lái)代替一個(gè)大面積的電源平面，電源平面島的面積應(yīng)該選擇為使它