論文:組合邏輯電路的設計與測試_第1頁
論文:組合邏輯電路的設計與測試_第2頁
論文:組合邏輯電路的設計與測試_第3頁
全文預覽已結束

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、.啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊根據(jù)簡化后的邏輯表達式,畫出邏輯圖,用標準器件構成邏輯電路.最后,用實驗來驗證設計的正

2、確性.2, 組合邏輯電路設計舉例 用"與非"門設計一個表決電路.當四個輸入端.啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊

3、啊啊啊啊啊組合邏輯電路的設計與測試啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊實驗一 組合邏輯電路的設計與測試一、實驗目的 掌握組合

4、邏輯電路的設計與測試方法 二、實驗原理1、 使用中、小規(guī)模集成電路來設計組合電路是最常見的邏輯電路。設計組合電路的一般步驟如圖11所示。圖11 組合邏輯電路設計流程圖 根據(jù)設計任務的要求建立輸入、輸出變量,并列出真值表。然后用邏輯代數(shù)或卡諾圖化簡法求出簡化的邏輯表達式。并按實際選用邏輯門的類型修改邏輯表達式。 根據(jù)簡化后的邏輯表達式,畫出邏輯圖,用標準器件構成邏輯電路。最后,用實驗來驗證設計的正確性。 2、 組合邏輯電路設計舉例 用“與非”門設計一個表決電路。當四個輸入端中有三個或四個為“1”時,輸出端才為“1”。設計步驟:根據(jù)題意列出真值表如表11所示,再填入卡諾圖表12中。 表11 D00

5、00000011111111A0000111100001111B0011001100110011C0101010101010101Z0000000100010111 表12 DABC000111100001111111101 由卡諾圖得出邏輯表達式,并演化成“與非”的形式 ZABCBCDACDABD根據(jù)邏輯表達式畫出用“與非門”構成的邏輯電路如圖12所示。圖12 表決電路邏輯圖用實驗驗證邏輯功能,在實驗裝置適當位置選定三個14P插座,按照集成塊定位標記插好集成塊CC4012。按圖12接線,輸入端A、B、C、D接至邏輯開關輸出插口,輸出端Z接邏輯電平顯示輸入插口,按真值表(自擬)要求,逐次改變輸

6、入變量,測量相應的輸出值,驗證邏輯功能,與表11進行比較,驗證所設計的邏輯電路是否符合要求。 三、實驗設備與器件 1、 5V直流電源 2、 邏輯電平開關 3、 邏輯電平顯示器 4、 直流數(shù)字電壓表5、 CC4011×2(74LS00) CC4012×3(74LS20) CC4030(74LS86)CC4081(74LS08) 74LS54×2(CC4085) CC4001 (74LS02)四、實驗內容 1、設計用與非門及用異或門、與門組成的半加器電路。 要求按本文所述的設計步驟進行,直到測試電路邏輯功能符合設計要求為止。2、 設計一個一位全加器,要求用異或門、與門

7、、或門組成。3、設計一位全加器,要求用與或非門實現(xiàn)。 4、設計一個對兩個兩位無符號的二進制數(shù)進行比較的電路;根據(jù)第一個數(shù)是否大于、等于、小于第二個數(shù),使相應的三個輸出端中的一個輸出為“1”,要求用與門、與非門及或非門實現(xiàn)。 五、實驗預習要求1、 根據(jù)實驗任務要求設計組合電路,并根據(jù)所給的標準器件畫出邏輯圖。2、 如何用最簡單的方法驗證“與或非”門的邏輯功能是否完好?3、 “與或非”門中,當某一組與端不用時,應作如何處理?六、實驗報告 1、列寫實驗任務的設計過程,畫出設計的電路圖。 2、對所設計的電路進行實驗測試,記錄測試結果。3、 組合電路設計體會。注:四路2332輸入與或非門74LS54引腳

8、排列 邏輯圖邏輯表達式 :啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊組合邏輯電路的設計與測試啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊

9、啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊根據(jù)簡化后的邏輯表達式,畫出邏輯圖,用標準器件構成邏輯電路.最后,用實驗來驗證設計的正確性.2, 組合邏輯電路設計舉例 用"與非"門設計一個表決電路.當四個輸入端.啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論