信號完整性分析第一講綜述

1、高速電路與系統(tǒng)互連設(shè)計中高速電路與系統(tǒng)互連設(shè)計中信號完整性信號完整性(SI)(SI)分析分析( (之之1-201-20：高速互連與信號完整性：高速互連與信號完整性的關(guān)系的關(guān)系) )Interconnect Interconnect 設(shè)計設(shè)計 & & SI SI 分析分析物理互連(Interconnect)(Interconnect)包括：芯片內(nèi)、外連接；PCB內(nèi)、外連接等。信號完整性(SI(SI，Signal Integrity) Signal Integrity) ，是指信號電壓(電流)波形的完好程度。高速條件下的不當(dāng)互連設(shè)計破壞了信號完整性。 正是信號完整性引出了發(fā)生在我們

2、身邊的深刻變化。面對下列事實，需要想一想： 為什么計算機配置中用USB2.0接口取代了打印機并口？ 為什么新的FPGA芯片中增加了RSDS(降低擺幅差分信令)、LVDS(低壓差分信令)模塊及接口設(shè)計？ 什么樣的接口更適合嚴(yán)酷的實時圖像信號采集與傳輸？ 是USB還是IEEE1394？是1394a還是b? 高速系統(tǒng)設(shè)計的瓶頸是什么？是否需要檢討我國過去對信號完整性信號完整性的研究和應(yīng)用的現(xiàn)狀？ SI對國內(nèi)是既生疏又熟悉。原先對付干擾、噪聲的“三大法寶”是：接地、濾波、屏蔽，顯得非常感性和粗放，已經(jīng)嚴(yán)重落后?，F(xiàn)在對SI量化和細(xì)化的研究逐漸呈現(xiàn)出濃厚的熱情，已經(jīng)有了一定的基礎(chǔ)。 電子設(shè)計師需要普及SI

3、知識，了解高速電路互連的SI機理，掌握SI分析與互連設(shè)計。 近期翻譯出版四本譯著：信號完整性信號完整性分析分析、數(shù)字信號完整性數(shù)字信號完整性、抖動、噪聲與抖動、噪聲與信號完整性信號完整性、芯片及系統(tǒng)中的芯片及系統(tǒng)中的電源完整性電源完整性建模與設(shè)計建模與設(shè)計0.0 信號完整性含義英文中的人格完整性（personalintegrity）,指正直、忠誠、完美。中文沒有，但可以對“完整”這一詞義加以類比。其他還有電源完整性、數(shù)據(jù)完整性、電磁完整性。熱完整性等。信號完整性（SI），是指信號電壓（電流）完美的波形形狀及質(zhì)量。由于物理互連造成的干擾和噪音，使得連線上信號的波形外觀變差，出現(xiàn)了非正常形狀的變形

4、，稱為信號完整性被破壞。信號完整性問題是物理互連在高速情況下的直接結(jié)果。信號完整性強調(diào)信號在電路中產(chǎn)生正確響應(yīng)的能力。 廣義信號完整性(SI)泛指由各種信號、數(shù)據(jù)、電源由各種信號、數(shù)據(jù)、電源互連線引起的所有電壓、電流不正?，F(xiàn)象，包括：噪互連線引起的所有電壓、電流不正?，F(xiàn)象，包括：噪聲、干擾、時序聲、干擾、時序抖動抖動、數(shù)據(jù)傳輸?shù)?、?shù)據(jù)傳輸?shù)取?狹義的信號完整性，是指信號電壓(電流)波形的形狀及質(zhì)量,主要包括反射和串?dāng)_反射和串?dāng)_。物理互連將其上面的信號波形變差(退化)，出現(xiàn)了非正常形變，稱為信號完整性被破壞。噪聲可以轉(zhuǎn)化為抖動，見DSI2.65式。 信號完整性退化是物理互連設(shè)計不當(dāng)又工作在高速環(huán)

5、境下的直接后果。0.10.1 高速的含義高速的含義現(xiàn)代數(shù)字電子系統(tǒng)正在突破1GHz的壁壘，芯片/PCB/系統(tǒng)的設(shè)計正在遭遇日益突出的信號完整性問題。高于100MHz時鐘的高頻產(chǎn)品，被模糊地稱作高速數(shù)字芯片和系統(tǒng)。嚴(yán)格講：高頻不一定高速；低頻也不見得低速。準(zhǔn)確地說，當(dāng)系統(tǒng)中數(shù)字信號的上升邊小于上升邊小于1納秒納秒(ns)時，我們才稱之為高速運行。此時互連不再透明，有可能對電路和系統(tǒng)造成顛覆性后果。信號不完整不完整，是互連不當(dāng)互連不當(dāng)遭遇高速高速才會出現(xiàn)的直接結(jié)果。0.2 0.2 互連的范疇互連的范疇所有電子產(chǎn)品都可以解釋為元器件元器件及其互連互連。說到底，都可以看作是靠不同層次下互連互連“編織編

6、織”成的作品。物理互連（Interconnect ）包括四個層次：芯片內(nèi)連線、芯片封裝、PCB及系統(tǒng)互連。它們決定高速信號、數(shù)據(jù)和電源質(zhì)量。三個高密度載體為：芯片系統(tǒng)SOC、板級系統(tǒng)SOB、封裝系統(tǒng)SOP。各層次真實的互連線有：芯片內(nèi)各種連線及孔、壓焊點、封裝引線、引腳；PCB板的線接頭、線條、過孔、接插件；各種連接電纜。此外，還涵蓋各種無源元件；電阻、電容、電感；以及介質(zhì)、基板、屏蔽盒、機箱、機架等。而各個層次的器件則另當(dāng)別論。把它們看作驅(qū)動源和接收器宏模型。圖0-0 五種PCB及系統(tǒng)級中的互連線條形式 電路圖給出元器件及其互連關(guān)系。而同一個網(wǎng)絡(luò)，電屬性相同，其互連拓?fù)潢P(guān)系可能如下：點到點；

7、星簇(star cluster)是每個器件通過長度相等的傳輸線連接到中心節(jié)點上；菊花鏈(daisy chain) 是一條長傳輸線從每個器件附近經(jīng)過，器件通過短樁線連在主傳輸線上。 點到點點到點 近、遠(yuǎn)端簇近、遠(yuǎn)端簇 菊花鏈菊花鏈 周期性加載周期性加載圖0-1 單個網(wǎng)絡(luò)的各種互連拓?fù)淝闆r圖0-2 高速IEEE-1394視頻采集系統(tǒng)0.3 0.3 信號完整性分類信號完整性分類信號完整性信號完整性討論的主要對象對象是數(shù)字信號數(shù)字信號，人們談的只有數(shù)字信號完整性，一般不說模擬信號的完整性。這是由于數(shù)字信號的非理想退化而呈現(xiàn)的一種模擬效應(yīng)。主要內(nèi)因是非常短的數(shù)字信號前后沿(簡稱前沿)包含大量豐富的高頻成

8、分。按照通常的說法，目前信號完整性研究主要分為芯片芯片和PCB兩個著力點。二者原理上相通、技術(shù)上有別。SI的分析和測量，有時域和頻域兩類視點和途徑。 物理互連本身的電阻、電容、電感和傳輸線效應(yīng)影響了系統(tǒng)性能。SI分析一書的作者Eric將后果歸結(jié)為四類SI問題： 反射反射(reflection)(reflection)； 串?dāng)_串?dāng)_(crosstalk)(crosstalk)； 電源電源軌道塌陷軌道塌陷(rail collapse)(rail collapse)； 電磁干擾電磁干擾(EMI)(EMI)。此種劃分系一家之言！此種劃分系一家之言！該書屬入門讀物，后兩種涉及不深。圖0-3 四種信號完整性

9、問題圖解 Eric研究信號完整性時，將互連對系統(tǒng)電氣性能的影響從本質(zhì)上歸結(jié)為四類噪音問題：反射、串?dāng)_、電源噪聲（反射、串?dāng)_、電源噪聲（SSNSSN引起軌道塌引起軌道塌陷）、陷）、EMIEMI。需要創(chuàng)建各種互連線模型來分析其對系統(tǒng)帶來的干擾和噪聲。反射（反射（reflectionreflection）是指傳輸線上有回波（echo）。信號功率（電壓和電流）的一部分經(jīng)傳輸線上傳輸?shù)截?fù)載端，但有一部分被反射回來形成振鈴（ringing）。過沖（過沖（overshootovershoot）：）：第一個峰值或谷值超過設(shè)定電壓；下沖（下沖（undershootundershoot）：緊鄰的下一個谷值或峰值超

10、過設(shè)定電壓；振鈴（振鈴（ringingringing）：反復(fù)出現(xiàn)過沖和下沖。圖0-4 實際互連的阻抗不匹配示例，多分支更是如此圖0-5 振鈴曲線，是由于阻抗不匹配造成的反射所致圖0-6 PCB 板上單線條接有源端串接電阻40( (紅色紅色) )、無源端串聯(lián)端接電阻( (藍(lán)色藍(lán)色) )負(fù)載端不同的電壓信號串?dāng)_(crosstalk)是指在兩個不同的電性能網(wǎng)絡(luò)之間的互作用。發(fā)出串?dāng)_的一方稱為Aggressor，而被干擾的網(wǎng)絡(luò)稱為Victim。通常，每一個網(wǎng)絡(luò)既是Aggressor，又是Victim。圖0-7 互連線的遠(yuǎn)端和近端串?dāng)_情況電源噪聲主要指同步開關(guān)噪聲(SSN)。地彈是返回路徑中兩點之間的電

11、壓，它是由于回路中電流突然變化而產(chǎn)生的。當(dāng)流經(jīng)接地回路電感上的電流變化時，在接地回路導(dǎo)線上產(chǎn)生的電壓稱之為地彈。電源分布系統(tǒng)(PDS)中軌道塌陷，是指由于地/電源網(wǎng)絡(luò)中阻抗上的壓降引起末端受供電器件端的凈電壓不足或過高。圖0-8 三種電源噪聲和地彈情況圖0-9 PCB的EMI情況有損傳輸線引起數(shù)據(jù)完整性有損傳輸線引起數(shù)據(jù)完整性(DI)(DI)問題問題有損傳輸線引起上升邊退化，從而引起符號間干擾或ISI，進而形成抖動，造成所謂的數(shù)據(jù)不完整問題。當(dāng)頻率大于1GHz時，介質(zhì)損耗的增長與頻率成正比，而導(dǎo)線損耗與頻率的平方根成正比( (注意此處的自注意此處的自變量為頻率變量為頻率) )。FR4的介質(zhì)損耗

12、危害程度示例：當(dāng)傳輸10inch后，上升邊將增加到100ps。圖0-10 由于有損線造成的上升邊退化SI的四種分析、描述手段和途徑 經(jīng)驗法則；經(jīng)驗法則； 解析近似；解析近似； 數(shù)值仿真數(shù)值仿真 ( (有場和路兩種途徑有場和路兩種途徑) )； 實際測量。實際測量。 SI仿真用軟件 SPICESPICE（側(cè)重（側(cè)重ICIC的仿真程序）的仿真程序） MentorMentor公司：公司：HyperlynxHyperlynx CandenceCandence公司：公司：SigXPSigXP（SigXplorerSigXplorer） AgilentAgilent公司：公司：ADSADS Ansoft:

13、HFSSAnsoft: HFSS（高頻結(jié)構(gòu)仿真器）、（高頻結(jié)構(gòu)仿真器）、SI2D SI2D 0.5 0.5 信號完整性測量技術(shù)信號完整性測量技術(shù)測量高速互連的三種主要儀器 阻抗分析儀；阻抗分析儀； 矢量網(wǎng)絡(luò)分析儀矢量網(wǎng)絡(luò)分析儀(VNA)(VNA)； 時域反射儀時域反射儀(TDR)(TDR)。 阻抗分析儀：頻域, 正弦電流源+電壓表(直接測)； 矢量網(wǎng)絡(luò)分析儀(VNA)：頻域, 電壓源電壓表(間接測)； 時域反射儀(TDR)：時域, 信號源示波器(間接測)。圖0-11 同一個信號線其返回路徑變更的示例： 信號線從1穿過電源2、地平面3到達(dá)4。返回電流經(jīng)由電源、地平面間的容性耦合，從第3層跳到第2

14、層。0.8 0.8 高速互連設(shè)計初步高速互連設(shè)計初步高速互連是信號不完整的直接根源。為此，必須針對性設(shè)計互連的結(jié)構(gòu)與參數(shù)；盡可能在全面系統(tǒng)級仿真之后再做硬件實現(xiàn)。解決信號完整性問題，只能采用新的設(shè)計方法學(xué)和新的策略，新技術(shù)的內(nèi)涵是：采用分析工具與技術(shù)，對芯片和系統(tǒng)按規(guī)則設(shè)計、建模仿真及輔助測量。在制造事先加事后，完成對信號完整性的設(shè)計和驗證。目前通信中采用并串/串并轉(zhuǎn)換(SERDES)實現(xiàn)高速數(shù)據(jù)傳輸行之有效。時鐘信息被嵌入到比特流中，從數(shù)據(jù)流中再恢復(fù)時鐘和數(shù)據(jù)(稱為CDR,Clock & Data Recovery)。采用Serdes的效果是降低了PCB板布線密度；又提供了點對點的連接；免除了容易出問題的時鐘樹。最高數(shù)據(jù)率已經(jīng)可