2421碼轉余3碼電路(最小成本設計)

1、四、同一種邏輯功能電路的多種實現(xiàn)方式（1）必做設計2421碼轉余3碼電路（最小成本設計），請分別用以下三種方法實現(xiàn)（a）使用74X151和基本的邏輯門實現(xiàn)；（b）使用74X138和基本的邏輯門實現(xiàn)；（c）使用比較器（74X85）、加法器（74X283）、選擇器（74X157）實現(xiàn) 要求給出詳細的設計文檔，并進行仿真驗證，給出仿真測試報告（a）使用74X151和基本的邏輯門實現(xiàn)將2421碼轉換成余三碼，使用 74X151和基本的邏輯門實現(xiàn)。具體步驟：1、列真值表2、卡諾圖化簡（多輸出函數(shù)）3、電路處理，得到電路圖1真值表表3.1.1.1 2421碼轉換成余三碼真值表X3 X2 X1 X0F3 F

2、2 F1 F000000011000101000010010100110110010001111011100011001001110110101110101111111100未用的碼字未用的碼字010100000110000101110010100011011001111010101111將真值表用卡諾圖化簡（多輸出函數(shù)）表3.1.1.2 2421碼轉換成余三碼卡諾圖F3:X3X2X1X0、0001111000001d010d1d110d11100d1dF3=X3F2:F2=X3 'X2+X3 'X1+X3 'X0+X2X1X0F1 :XX3X2X1Xg00011110

3、00110001001d110011 d10001dF1=X3'X1'X0'+X3X1 'X0+X3 'X1X0+X3X1X0F0:3X2X1Xg00011110F0=X0 '得到關于F的函數(shù):F3=X3F2=X3 'X2+X3 'X1+X3 'X0+X2X1X0F1=X3'X1'X0'+X3X1 'X0+X3 'X1X0+X3X1X0 'F0=X0'F0=、(X3,X2,X1,X0) (0,2,4,6,8,10,12,14)F1= "(X3,X2,X1,X

4、0) (0,3,4,7,9,10,13,14)F2=、(X3,X2,X1,X0) (1,2,3,4,5,6,7,15)F3=、(X3,X2,X1,X0)(8,9,10,11,12,13,14,15)2 Multisim 仿真使用74X151和基本的邏輯門實現(xiàn)F0=X3' ”(X2,X1,X0)(0,2,4,6)+X3(X2,X1,X0)(0,2,4,6)F1=X3'、(X2,X1,X0)(0,3,4,7)+X3 %(X2,X1,X0)(1,2,5,6)F2=X3' '、'(X2,X1,X0)(1,2,3,4,5,6,7)+X3(X2,X1,X0)F3=X

5、3(X2,X1,X0)(0,1,2,3,4,5,6,7).J L it J3.f n c rl.m mD3 n 3 n 2*!:.MLS151D74LS151D74LS151D結果分析33591:2 454 1- cc EE CEE rw ABC0，<>.40£*EEC CErEri: 3s £ r EC EEC tE AB c74LS151D7>!LS151D售 yrs-i>c 83”axx3774LS151D74LS151D/4LS151D4V 0.5WMLS15Waolx.gaxocK XB cT » D 二二二:51LS1at7SL八741 S151D(b)用3-8譯碼器74HC138和若干門實現(xiàn)結果分析AS等：.M ：AS UW W_：Tj:vain'一耳勺U2401 5V（c）使用比較器（74X85）、加法器（74X283 ）、選擇器（74X157 ）實現(xiàn)3利用兩片加法器先將 2421碼轉換成8421