《微機(jī)原理與接口技術(shù)(第二版)》思考題與習(xí)題參考答案

1、第 2 章 思考與習(xí)題參考答案性能指標(biāo)參數(shù)含義示例字長內(nèi)部處理二進(jìn)制數(shù)的位數(shù)8,16,32,64主頻處理器核心工作頻率100MHz,3.2GHz外頻外部總線的核心頻率（基準(zhǔn)頻率）33MHz,66MHz,100MHzFSB 頻率前端總線頻率266MHz,533MHz,800MHz,1330MHz工作電壓處理器核心工作電壓5V，3V，1.8V，1.2V制造工藝指管子之間的最小線距0.13m,90nm,65nm,45nm地址線寬度處理器外部地址線條數(shù)，決定物理地址空間 2m20,32,36數(shù)據(jù)線寬度處理器外部數(shù)據(jù)線條數(shù)，決定對外訪問能力8 位，16 位，32 位，64 位協(xié)處理器是否內(nèi)置協(xié)處理器，性

2、能如何X87流水線技術(shù)流水線級數(shù)5 級，12 級，14 級，20 級，31 級等超標(biāo)量結(jié)構(gòu)多條指令流水線，含流水線級數(shù)1 個(gè),2 個(gè)，3 個(gè),4 個(gè)，8 個(gè)L1/L2/L3 Cache一級/二級/三級高速緩存8KB,16KB,512KB,4MBSIMD單指令處理多個(gè)數(shù)據(jù)的能力MMX,SSE,SSE2,SSE3,SSSE3,SSE4核心架構(gòu)處理器采用的核心架構(gòu)類型P5,P6,NetBurst,Core功耗反應(yīng)處理器消耗的功率功耗動(dòng)態(tài)電容×電壓×電壓×頻率50W,25W 等2-1 簡述微處理器的主要性能指標(biāo)，性能公式（2-1）說明了什么？ 答：微處理器的主要性能指標(biāo)如

3、下表所示公式（21）: 性能核心頻率×每個(gè)周期執(zhí)行指令的條數(shù)說明，微處理器的性能的提高不僅取決于工作頻率，還依賴每周期執(zhí)行指令的條數(shù)。新的處理器代替老的處理器，就是根據(jù)這一性能公式來提高它的性能的。即或單獨(dú)提高頻率，或單獨(dú)增加每周期執(zhí)行指令的條數(shù)，或既提高頻率又增加每周期執(zhí)行指令的條數(shù)。由于核心頻率的提高是有限制的，因此從 Cure 系列開始注重提高每個(gè)周期指令執(zhí)行的條數(shù)來提高性能。2-2 簡述微處理器的工作方式、各工作方式的含義和區(qū)別是什么?它們之間是如何切換的？ 答：1. 五種工作方式：實(shí)地址方式、保護(hù)虛地址方式、虛擬 86 方式、系統(tǒng)管理方式以及 IA-32E 方式。2. 含義

4、：(1) 實(shí)地址方式是指處理器工作在 8086/8088 編程環(huán)境下的工作方式。(2) 保護(hù)地址方式，又稱保護(hù)虛地址方式，簡稱保護(hù)方式，是真正發(fā)揮處理器潛能的一種工作方式。所謂保護(hù)是指在執(zhí)行多任務(wù)操作時(shí)，對不同任務(wù)使用的不同存儲(chǔ)空間進(jìn)行完全隔離，保護(hù)每個(gè)任務(wù)順利執(zhí)行。(3) 虛擬 86 方式是指一個(gè)多任務(wù)的環(huán)境，即模擬多個(gè) 8086 的工作方式。在這個(gè)方式之下，處理器被模擬成多個(gè) 8086 微處理器同時(shí)工作。(4) 系統(tǒng)管理方式（SMM）是為實(shí)現(xiàn)特定功能及系統(tǒng)安全提供的一種工作方式，SMM 的功能主要包括電源管理以及為操作系統(tǒng)和正在運(yùn)行的程序提供安全性。SMM 最顯著的應(yīng)用就是電源管理。以上四

5、種方式是 IA-32 所有處理器所具有的工作方式。(5) 從后期的 P4 到以 Core 為核心的處理器開始支持 64 位擴(kuò)展技術(shù)，引入了 IA-32E 工作方式。在這種方式下，處理器支持兩種模式即兼容的工作方式（兼容 IA-32 處理器的方式）和 64 位工作方式。在兼容模式下，允許在 64 位操作系統(tǒng)下運(yùn)行原來的 16 位和 32 位應(yīng)用程序，采用 EM64T 技術(shù)，支持64 位操作，同時(shí)支持 36 位的地址，支持 64 位線性地址，默認(rèn)的地址空間為 64 位，默認(rèn)的數(shù)據(jù)寬度為 32 位，指令允許 32/64 地址和 32/64 數(shù)據(jù)的混合使用，因此又把 Core 為核心的處理器稱為 32

6、/64 處理器，與真正 64 位處理器有區(qū)別，可稱之為具有 64 位功能的 32 位處理器。實(shí)地址方式SMI復(fù)位或RSM 指令PE=1復(fù)位或PE=0保護(hù)方式復(fù)位SMI RSMPG=1,LMA=1系統(tǒng)管理方式SMILMA=0VM=1VM=0IA-32E方式RSM虛擬 86方式SMI RSM3. 工作方式的相互轉(zhuǎn)換如下圖所示。2-3 IA-32E 方式兼容模式和 64 位模式下，Cure 2 Duo 系列處理器能夠?qū)ぶ返奈锢淼刂房臻g分別有多大？為什么把具有 IA-32E 模式的處理器稱為 32/64 位處理器，而不直接稱為 64 位處理器？答：（1） 具有 IA-32E 工作方式處理器在兼容模式下

7、，最大支持的 32 位地址空間，而在 64 位方式下，采用 EM64T 技術(shù)，支持 64 位操作，同時(shí)支持 36 位的物理地址，支持 64 位線性地址，默認(rèn)的地址空間為 64 位。（2） 由于具有 IA-32E 方式的處理器默認(rèn)的數(shù)據(jù)寬度為 32 位，指令允許 32/64 地址和 32/64 數(shù)據(jù)的混合使用，因此又把 Core 為核心的處理器稱為 32/64 處理器，與真正 64 位處理器有區(qū)別，可稱之為具有 64 位功能的 32 位處理器。2-4 為什么要引入流水線技術(shù)？什么是超標(biāo)量結(jié)構(gòu)？ 說明從 80486 到 Cure 2 Quard 處理器所具有的指令流水線的條數(shù)、級數(shù)以及單周期可執(zhí)行

8、簡單指令的條數(shù)。處理器80486PentiumPentium ProPentiumIIPentiumIIIPentium4Cure 2DuoCure 2 Quard流水線級數(shù)5512121220(478)31(775)1414流水線個(gè)數(shù)123333(2 個(gè)倍速)4×24×4單周期執(zhí)指條數(shù)123335 (12×2)816答：引入流水線技術(shù)目的就是提高指令的執(zhí)行效率，超標(biāo)量結(jié)構(gòu)是指具有兩條及以上指令流水線的處理器的結(jié)構(gòu)。從 80486 到 Cure 2 Quard 具有的流水線級數(shù)、流水線條數(shù)及單周期執(zhí)行簡單指令的條數(shù)如下表所示。2-5 到目前為止，Intel 基于個(gè)

9、人計(jì)算機(jī)的微處理器有哪些核心架構(gòu)，其各自的突出特點(diǎn)有哪些？ 答： Intel 微處理器的核心體系結(jié)構(gòu)：80X86 架構(gòu)（8086/8088、80286、80386 和 80486）、P5 架構(gòu)（Pentium、MMX Pentium）、P6 架構(gòu)（Pentium Pro、Pentium和 Pentium ）、NetBurst 架構(gòu)（Pentium 4）和 Core 架構(gòu)（Pentium Dual-Core、Core 2 Duo、Core 2 Quad 和 Core 2 Extreme 等）。80X86 架構(gòu)基本采用 CISC（復(fù)雜指令集計(jì)算機(jī)）技術(shù)，從 8086/8088 內(nèi)部的 2 個(gè)獨(dú)立而

10、又相互配合工作的部件，到 80286 增加到 4 個(gè)部件，開始支持保護(hù)方式；進(jìn)入 32 位時(shí)代，80386 內(nèi)部增加到 6個(gè)部件，開始虛擬 86 方式，支持虛擬存儲(chǔ)器和，到了 80486 內(nèi)部增加到 8 個(gè)部件，開始支持影子內(nèi)存， 并增加了 Cache 部件和浮點(diǎn)運(yùn)行部件。處理器內(nèi)部并行操作的部件不斷增多，主頻不斷提高，新技術(shù)不斷融入，是不斷適應(yīng)新的要求發(fā)展起來的微處理器架構(gòu)。8086/8088 字長是 16 位的 Intel 體系結(jié)構(gòu)， 而 80386 和 80486 卻是 32 位的 Intel 體系結(jié)構(gòu)，稱為 IA-32。P5 架構(gòu)采用 RISC 與 CISC 相結(jié)合的技術(shù)，采用兩條指令

11、流水線，外部數(shù)據(jù)線首次采用 64 條，數(shù)據(jù) Cache 和指令 Cache 開始分離，首次采用分支指令預(yù)測功能，使效率大大提高。P6 架構(gòu)采用三條指令流水線，Cache 擴(kuò)大，并引入二級 Cache，大大地加快了數(shù)據(jù)讀取和命中率， 提高了性能，支持多媒體擴(kuò)展技術(shù) MMX。NetBurst 架構(gòu)首次采用快速執(zhí)行引擎，使簡單 ALU 速度加倍，采用超級流水線技術(shù)（20 級，31 級），先進(jìn)的動(dòng)態(tài)執(zhí)行，創(chuàng)新的 Cache 子系統(tǒng)（Trace Cache 上），超標(biāo)量發(fā)射以實(shí)現(xiàn)并行性，擴(kuò)充的可重命名的硬件寄存器，支持更新的多媒體擴(kuò)展指令等。Core 微架構(gòu)擁有雙核心、64 位指令集、4 發(fā)射的超標(biāo)量體

12、系結(jié)構(gòu)（核心特點(diǎn)）和亂序執(zhí)行機(jī)制等技術(shù)，支持 36 位的物理尋址，支持 Intel 所有的擴(kuò)展指令集。Core 微架構(gòu)的每個(gè)內(nèi)核擁有 L1 指令Cache、雙端口 L1 數(shù)據(jù) Cache，2 個(gè)內(nèi)核共同擁有共享式二級緩存。Core 架構(gòu)采用了每條超級指令流水線 14 級，其流水線效率大幅度提升。全新的整數(shù)與浮點(diǎn)單元，Core 具備了 3 個(gè) 64 位的整數(shù)執(zhí)行單元，每一個(gè)都可以單獨(dú)完成的 64 位整數(shù)運(yùn)算操作，即 Core 能夠在一個(gè)周期內(nèi)同時(shí)完成 3 組 64 位的整數(shù)運(yùn)算。2-6 8086/8088 微處理器由哪兩個(gè)關(guān)鍵部分組成，其功能主要包括哪些？說明二者是如何配合工作的。答：（1）組成

13、：8086/8088 由兩個(gè)既相互獨(dú)立，又相互配合，并行操作的重要部件組成總線接口部件 BIU 和執(zhí)行部件 EU 組成。（2） 總線接口部件 BIU 的功能：負(fù)責(zé)微處理器內(nèi)部與外部（存儲(chǔ)器和 I/O 接口）的信息傳遞。BIU 完成的主要任務(wù)包括：取指令、傳送數(shù)據(jù)以及計(jì)算物理地址；執(zhí)行部件 EU 的功能：主要功能簡單地說就是執(zhí)行全部指令。EU 完成以下幾個(gè)主要任務(wù)：指令譯碼、執(zhí)行指令、向 BIU 傳送地址信息以及管理通用寄存器和標(biāo)志寄存器。（3） 配合工作：只要指令隊(duì)列不滿，則 BIU 就去取指令，只要指令隊(duì)列有指令，EU 就執(zhí)行指令，二者同時(shí)進(jìn)行。EU 向 BIU 指供地址信息，BIU 計(jì)算物

14、理地址，并指向目標(biāo)地址并取數(shù)據(jù)或指令或送數(shù)據(jù)到目標(biāo)地址，而 EU 負(fù)責(zé)運(yùn)算和處理。BIU 和 EU 既相互獨(dú)立又相互配置并行流水作業(yè)。2-7 80286 由哪幾個(gè)主要部件組成?各自的功能是什么？與 8086 有什么不同？答：1.組成：80286 微處理器內(nèi)部共有四個(gè)功能部件：地址部件 AU、總線部件 BU、指令部件 IU和執(zhí)行部件 EU。2. 功能：(1)總線部件 BU 負(fù)責(zé)內(nèi)外信息交換；（2）指令部件 IU 負(fù)責(zé)從預(yù)取隊(duì)列中取代碼并進(jìn)行譯碼，然后放入 3 條指令的指令隊(duì)列中；（3）地址部件 AU 負(fù)責(zé)物理地址的生成；（4）執(zhí)行的 EU 負(fù)責(zé)指令的執(zhí)行。3. 與 8086 的不同點(diǎn)：（1） 地

15、址線條數(shù)不同，因此尋址空間不一樣（ 8086：20 條尋址 1MB，8028624 條尋址 16MB）（2） 內(nèi)部結(jié)構(gòu)不同，比 8086 多了兩個(gè)部件,同時(shí)多了一個(gè)指令隊(duì)列（已譯碼的指令隊(duì)列）（3）速度提高（8086:5MHz,80286:16MHz）（4）多了一種工作方式，支持多任務(wù)中，虛擬內(nèi)存，尋址方式不同2-8 80386 與 80286 相比內(nèi)部由幾個(gè)主要部件組成？各部件的功能是什么?答：1.組成：6 個(gè)部件：總線部件 BU、指令預(yù)取部件 IPU、指令譯碼部件 IDU、執(zhí)行部件 EU、分段部件 SU 和分頁部件 PU。2.功能：(1) 總線部件 BU：提供與外部（存儲(chǔ)器以及 I/O）的

16、接口環(huán)境（地址線、數(shù)據(jù)線和控制線的驅(qū)動(dòng)等）。在 80386 內(nèi)部，指令預(yù)取部件要從存儲(chǔ)器中取指令、執(zhí)行部件在執(zhí)行指令時(shí)要訪問存儲(chǔ)器或 I/O，分頁部件形成物理地址后，都要發(fā)出總線周期的請求，BU 會(huì)根據(jù)優(yōu)先級對這些請求進(jìn)行仲裁，從而有序地服務(wù)于多個(gè)請求，并產(chǎn)生相應(yīng)的總線操作所需要的信號，包括地址信號、讀/寫控制信號等。BU 還提供了與協(xié)處理器如 80387 或 80287 的接口。（2） 指令預(yù)取部件 IPU 通過 BU 按順序向存儲(chǔ)器取指令并放到 16 個(gè)字節(jié)的預(yù)取指令隊(duì)中，為指令譯碼部件提供有效的指令。（3） 指令譯碼部件 IDU 從預(yù)取指令隊(duì)列中取出原代碼后進(jìn)行譯碼，并將譯碼好的指令存放

17、在 3條指令的隊(duì)列中，送給執(zhí)行部件。（4） 執(zhí)行部件 EU 包括 ALU 以及 64 位的桶形移位寄存器和 8 個(gè) 32 位的通用寄存器及保護(hù)檢測電路等，EU 從 IDU 中取出已譯碼的指令后，立即通過控制電路產(chǎn)生各種控制信號送到內(nèi)部各個(gè)部件， 從而執(zhí)行了該指令。在執(zhí)行指令的過程中，向分段部件發(fā)出邏輯地址信息，并通過 BU 與外部交換數(shù)據(jù)。（5） 分段部件 SU 將 EU 送來的兩路 32 位有效地址(包括邏輯地址 48 位：16 位選擇子和 32 位段內(nèi)偏移地址)通過描述符的數(shù)據(jù)結(jié)構(gòu)形成 32 位的線性地址。（6） 分頁部件 PU 接收到線性地址后，通過兩次頁轉(zhuǎn)換將其變換為實(shí)際的 32 位物

18、理地址。2-9 簡述 P5 架構(gòu)的 Pentium 處理器的結(jié)構(gòu)特點(diǎn)。答：(1) 與 80X86 系列微處理器兼容(2) RISC 型超標(biāo)量結(jié)構(gòu)：兩條指令流水線（UV）(3) 高性能的浮點(diǎn)運(yùn)算器(4) 雙重分離式高速緩存：將指令高速緩存與數(shù)據(jù)高速緩存分離，各自擁有獨(dú)立的 8KB 高速緩存， 使其能全速執(zhí)行，減少等待及傳送數(shù)據(jù)時(shí)間。(5) 增強(qiáng)了錯(cuò)誤檢測與報(bào)告功能：內(nèi)部增強(qiáng)了錯(cuò)誤檢測與報(bào)告功能，特別引進(jìn)了在片功能冗余檢測（FRC），并采用了一種能降低出錯(cuò)的六晶體管存儲(chǔ)單元。(6) 64 位數(shù)據(jù)總線：使用 64 位的數(shù)據(jù)總線(80386/80486 為 32 位)。(7) 分支指令預(yù)測：處理器內(nèi)部

19、采用了分支預(yù)測的技術(shù)，大大提高了流水線執(zhí)行效率。(8) 常用指令固化及微代碼改進(jìn)(9) 系統(tǒng)管理方式：在實(shí)地址方式、保護(hù)方式、虛擬 86 方式的基礎(chǔ)上，增加了 SMM（系統(tǒng)管理方式）。2-10 Pentium 處理器的和兩條指令流水線的功能是什么？主頻為 100MHz 的 Pentium 處理器， 最快執(zhí)行兩條指令的時(shí)間為多少 ns？答：（1）U 流水線主要用于執(zhí)行復(fù)雜指令，而 V 流水線只能執(zhí)行簡單指令。（2）最快執(zhí)行兩條指令的時(shí)間是一個(gè)時(shí)鐘周期，100MHz 主頻其一個(gè)時(shí)鐘周期為 1/100 (us)=10ns。 2-11 簡述 Pentium 處理器的 BTB 的功能。答：BTB（分支目

20、標(biāo)緩沖器）可對分支指令進(jìn)行預(yù)測，目的是提高流水線執(zhí)行效率。在 Pentium 微處理器中，使用了 BTB 預(yù)測分支指令，這樣可在分支指令進(jìn)入指令流水線之前預(yù)先安排指令的順序， 而不致使指令流水線的執(zhí)行產(chǎn)生停滯或混亂。2-12 簡述 P6 架構(gòu)的處理器的主要特點(diǎn)，基于該架構(gòu)的 PentiumII 和 PentiumIII 特點(diǎn)如何？ 答：1.架構(gòu)的主要特點(diǎn)如下：（1） 三條超標(biāo)量指令流水線，每條 12 級超流水線（細(xì)分也可認(rèn)為 14 級），使一個(gè)時(shí)鐘周期內(nèi)可同時(shí)執(zhí)行三條簡單指令。（2） 5 個(gè)并行處理單元：兩個(gè)整數(shù)運(yùn)算部件，一個(gè)裝入，一個(gè)存儲(chǔ)，1 個(gè)浮點(diǎn)運(yùn)算部件（FPU）。（3）8KB 兩路相關(guān)

21、指令高速緩存，8KB 四路相關(guān)數(shù)據(jù)高速緩存。（4） 專用全速總線上的二級高速緩存與微處理器緊密相聯(lián)。（5） 事務(wù)處理 I/O 總線和非封鎖高速緩存分級結(jié)構(gòu)。（6） 錯(cuò)序執(zhí)行，動(dòng)態(tài)分支預(yù)測和推理執(zhí)行。2. Pentium II 處理器的顯著特點(diǎn)有：（1） 雙重獨(dú)立總線（DIB）體系結(jié)構(gòu)能同時(shí)使用具有糾錯(cuò)功能的 64 位系統(tǒng)總線和具有可選糾錯(cuò)功能的 64 位 Cache 總線。（2） 多重跳轉(zhuǎn)分支預(yù)測通過多條分支預(yù)測程序執(zhí)行，加快了工作向處理器的流動(dòng)。（3） 數(shù)據(jù)流分析分析并重排指令，使指令以優(yōu)化的順序執(zhí)行，與原始程序的順序無關(guān)。（4） 指令推測執(zhí)行通過預(yù)先查看程序計(jì)數(shù)器 PC 并執(zhí)行那些將要執(zhí)行

22、的指令，提高了速率。（5） 采用 Intel MMX 技術(shù)包括了 57 條增強(qiáng)的 MMX 指令技術(shù)，可處理視頻、聲頻及圖像數(shù)據(jù)。Penitum 與 Pentium 相比，主要參數(shù)特點(diǎn)如下：（1） 主頻 450MH 以上到 1.1GHz（2） 總線頻率 100MHz/133MHz（3） 新增加 70 條 SSE 指令（4）2.0V 供電，0.25 到 0.18 微米工藝制造（5）32KB 的 L1 以主頻速度工作，512KB 的 L2 以主頻一半速度工作2-15 Pentium 4 處理器，一個(gè)時(shí)鐘周期內(nèi)可執(zhí)行多少條簡單？如果 3.0GHz 的 Pentium 4 執(zhí)行 9 條簡單指令，最快需要

23、多長時(shí)間執(zhí)行完？答：P4 內(nèi)部有一個(gè)復(fù)雜指令流水線和兩個(gè)快速流水線，快速流水線倍速工作，因此每個(gè)時(shí)鐘可執(zhí)行 5 條簡單指令。3GHz 對應(yīng)的周期為 1/3ns,9*1/3=3ns 即 9 條指令最短可在 3ns 內(nèi)執(zhí)行完畢。2-17 一個(gè)典型的 Cure 2 Duo 處理器一個(gè)時(shí)鐘可以執(zhí)行多少條簡單指令？ 2.0GHz 的 Cure 2 Duo 處理器在 1ns 內(nèi)最快能執(zhí)行多少條簡單指令？答：由于 Cure 2 Duo 是典型的雙核處理器，每個(gè)內(nèi)核有 4 個(gè)譯碼器和相關(guān)執(zhí)行單元，即有 4 條指令流水線，因此，單一時(shí)鐘可執(zhí)行簡單指令 4×28 條；時(shí)鐘頻率 2GHz 即時(shí)鐘周期為 0

24、.5ns，即要 0.5ns 內(nèi)可執(zhí)行簡單指令 8 條，1ns/0.5ns×8=16 條，即 2GHz 的 Cure 2 Duo 可在 1ns 內(nèi)指行 16 條簡單指令。2-18 總結(jié)一下 8086/8088 到 Cure 2 Duo 處理器外部地址線、數(shù)據(jù)線條數(shù)、通用寄存器的位數(shù)以及所處的工作方式。各自的位長以及所能尋址的物理地址空間有多大？答：從 8086 到 Cure 2 Duo 的相關(guān)參數(shù)如下表所示表。處理器主要參數(shù)80868088802868038680486PentiumPentium ProPentiumMMXPentium IIPentium IIIPentium 4C

25、ore 2 Duo(雙核)Core 2 Quad(四核)Core 2 Extreme(至尊)通用寄存器位數(shù)即位長161616323232323232323232/6432/6432/64外部數(shù)據(jù)線條數(shù)168163232646464646464646464外部地址線條數(shù)2020243232323632363636363636工作方式實(shí)方式實(shí)方式實(shí)方式保護(hù)方式實(shí)方式保護(hù)V86實(shí)方式保護(hù)、V86實(shí)，保護(hù)、V86、系統(tǒng)管理實(shí)、保護(hù)、V86、系統(tǒng)管理實(shí)、保護(hù)、V86 系統(tǒng)管理實(shí)、保護(hù)、V86 系統(tǒng)管理實(shí)、保護(hù)、V86、系統(tǒng)管理實(shí)、保護(hù)、V86、系統(tǒng)管理、超線程實(shí)、保護(hù)、V86 系統(tǒng)管理、IA-32E實(shí)、

26、保護(hù)、V86、系統(tǒng)管理、IA-32E實(shí)、保護(hù)、V86、系統(tǒng)管理、IA-32E2-20 通過復(fù)位后寄存器的特點(diǎn)，說明各處理器復(fù)位后程序第一條指令存放的地址。答：復(fù)位后 16 位處理器 8086/8088 以及 80286 系統(tǒng)復(fù)位后內(nèi)部除 CS=FFFFH 外，其余各寄存器全為 0，段的起始地址為段寄存器的內(nèi)容左移 4 位，因此復(fù)位后第一條指令的地址 FFFF0H（CS×16+IP）。IA-32 處理器復(fù)位后內(nèi)部地址相關(guān)寄存器的狀態(tài)為：EIP=0000FFF0H，CS=F000H，CS.BASE(代碼段基地址) FFFF0000H， SS DS ESFS GS 0000H， 其它段的段

27、基地址均為 0 ， GDTR00000000FFFFH,IDTR00000000FFFFH。即 GDTR 和 IDTR 描述的基地址全為 0，界限均為 FFFFH。LDTR0,對應(yīng)的基地址為 0,界限為 FFFFH，IA-32 處理器復(fù)位后的第一條指令的地址為=段基地址偏移地址FFFF0000 + FFF0H =FFFFFFF0H。即 808680286 復(fù)位地址 FFFF0H，80386Cure 2 Duo 復(fù)位地址為 FFFFFFF0H。2-22 IA-32 處理器的 CR0、CR2、CR3 和 CR4 的名稱及功能是什么？CR0 中與尋址有關(guān)的控制位有哪些？CR4 中對于具有 36 條地

28、址線的處理器有哪里相關(guān)控制位？答：（1）控制寄存器名稱及功能如下表所示標(biāo)識名稱功能CR0機(jī)器狀態(tài)寄存器存放處理器的狀態(tài)和控制位，決定處理器的工作模式CR2頁故障地址寄存器保存著發(fā)生頁故障，產(chǎn)生異常中斷之前所訪問的最后一個(gè)頁的線性地址。CR3頁目錄表基址寄存器保存著頁目錄表的物理基地址及兩個(gè)屬性CR4擴(kuò)展控制寄存器 CR4（從 Pentium 開始）包括了幾個(gè)結(jié)構(gòu)的擴(kuò)展并指示對特殊處理器性能的支持，36 位物理地址及不同而大小的支持等（2）CR0 與尋址有關(guān)的主要控制位有 CR0.0（PE）保護(hù)允許，CR0.31（PG）分頁允許CR4 中與 36 位地址相關(guān)的控制位有：CR4.5（PAE）頁地址

29、擴(kuò)展，對于基于 36 位地址的處理器，PAE=1 允許使用 36 位地址，訪問 64GB 的存儲(chǔ)空間，PAE=0 只有訪問使用 32 位地址線， 尋址 4GB；CR4.7（PGE）頁全局允許，針對基于 36 條地址線的處理器(P6 開始引入)的頁全局允許，PGE=1 允許全局頁特征，PGE=0 禁止全局頁特征；2-26 已經(jīng)從內(nèi)存 1FF00000 開始存放 12H, 34H, 56H, 78H, 90H, ABH, CDH, EFH, 11H, 22H, 33H,44H, 55H, 66H, 77H, 88H，99H,00H,AAH,BBH,CCH,DDH,EEH,FFH，試說明從 1FF0

30、0000H 開始取一個(gè)雙四字的值，從 1FF00008H 開始取雙字的值，以及從 1F00010H 開始取四字和一個(gè)字的值。解：從 1FF00000H 開始的雙四字的值8877665544332211EFCDAB9078563412H從 1FF00008H 開始的雙字的值44332211H從 1FF00010H 開始的四字的值FFEEDDCCBBAA0099HDT / RM / IORDWR對應(yīng)的操作指令示例0001讀 I/O 接口IN AL,DX0101讀存儲(chǔ)器MOV AL,SI1010寫 I/O 接口OUT DX,AL1110寫存儲(chǔ)器MOV DI,AL從 1FF00010H 開始的一個(gè)字的

31、值0099H 2-28 對于 8086 最小模式填寫下列表格2-29 8086/8088 的外部時(shí)鐘接 5MHz，試問在 RESET 引腳需要多少 uS 時(shí)間的高電平，系統(tǒng)才能復(fù)位，復(fù)位后 8086/8088 內(nèi)部的狀態(tài)如何？在讀內(nèi)存時(shí)如果需要插入 2 個(gè)等待周期，這 2 個(gè)等待周期的位置如何？如果該內(nèi)存單元 54300H 中的數(shù)據(jù)為 3AH，54301H 中的數(shù)據(jù)為 B6H，讀內(nèi)存這一個(gè)字需要多少 uS 的時(shí)間？試畫出讀取由 54300H 開始一個(gè)字的時(shí)序圖。答：（1）8086/8088 需要至少 4 個(gè)時(shí)鐘周期才可復(fù)位，每個(gè)時(shí)鐘周期為 1/5us，因此在 RESET 引腳需 4×

32、1/5=0.8us 的時(shí)間才能復(fù)位，復(fù)位后除 CSFFFFH 外，其它寄存器全為 0,指令隊(duì)列也清除（2） 插入的等待周期在 T3 和 T4 之間（3） 讀內(nèi)存在插入 2 個(gè)等待周期時(shí)需要 426 個(gè)時(shí)鐘周期的時(shí)間即 6×0.2=1.2us物理地址54300H，高 4 位地址為 5（0101B），低 16 位地址為 4300H，數(shù)據(jù) B63AH，因此對應(yīng)讀時(shí)序如圖所示。CLK T1T2 T3TwTwT4M/IOA19A165AD15A04300H BHE/S7ALE RDDT/RDENB63AH2-30 對于 80386Pentium 處理器，填寫下表。M/IOW/RD/C操作類型指

33、令示例001讀 I/OIN AX,DX011寫 I/OOUT DX,AX100讀存儲(chǔ)器代碼無101讀存儲(chǔ)器數(shù)據(jù)MOV AX,SI111寫存儲(chǔ)器數(shù)據(jù)MOVDI,AX2-35 對于 IA-32 或 Intel 64 處理器采用 16 位運(yùn)算（用 16 位寄存器），求以下運(yùn)算結(jié)果及相應(yīng)各標(biāo)志位：(1) 5439H+4567H(2) 2345H+5219H(3) 54E3H-27A0H(4) 1A9FH+E561H解 ：（1） 5439H+4567H=99A0H0101010000111001+ 01000101011001111001100110100000AF=1,PE=1,ZF=0,CF=0,O

34、F=1,SF=1 (2)2345H+5219H=755EH0010001101000101+ 01010010000110010111010101011110AF=0,PE=1,ZF=0,CF=0,OF=0,SF=0(3) 法 1 直接相減54E3H-27A0H=2D43H0101 0100 1110 0011- 0010 0111 1010 00000010 1101 0100 0011AF=0,PE=0,ZF=0,CF=0,OF=0,SF=0法 2 變減為加54E3H-27A0H=54E3+D860H=2D43H0101 0100 1110 0011+ 1101 1000 0110 000

35、01 0010 1101 0100 0011AF=0,PE=0,ZF=0,CF=1,OF=0,SF=0 (4)1A9FH+E561=0000H0001 1010 1001 1111+ 1110 0101 0110 00011 0000 0000 0000 0000AF=1,PE=1,ZF=1,CF=1,OF=0,SF=02-36 8086/8088,80386,80486,Pentium,Pentium Pro,Pentium II,Pentium III,Pentium 4,Cure 2 內(nèi)部通用寄存器的位數(shù)、段寄存器的位數(shù)、外部地址線和數(shù)據(jù)線的條數(shù)分別為多少?求其尋址范圍及帶符號數(shù)表示范圍

36、。答：相應(yīng)參數(shù)見下表所示。處理器主要參數(shù)8086、80888038680486PentiumPentium ProPentium IIPentium IIIPentium 4Core 2 Duo(雙核)Core 2 Quad(四核)Core 2 Extreme(至尊)通用寄存器位數(shù)即位長163232323232323232/6432/6432/64段寄存器位數(shù)1616161616161616161616外部數(shù)據(jù)線條數(shù)1632326464646464646464外部地址線條數(shù)2032323236363636363636尋址范圍0FFFFFH00000000HFFFFFFFFH000000000H

37、FFFFFFFFFH有符號數(shù)表示的范圍-215215-1-231231-1-231231-1支持-263263-12-40 簡述段基址、偏移地址、邏輯地址和物理地址的含義及其相互關(guān)系。答：段基址是該段物理地址的起始地址或首地址，偏移地址指的是離段基的偏移量， 將存放在段寄存器中的內(nèi)容與偏移地址合稱為邏輯地址，通常用段寄存器內(nèi)容:偏移地址表示邏輯地址。在實(shí)地址方式下，邏輯地址包含了段地址（20 位段起始物理地址的高 16 位）和偏移地址，在保護(hù)方式下邏輯地址包含了段選擇子（決定起始物理地址存放位置）和偏移地址。物理地址可由邏輯地址來決定，物理地址段基址偏移地址。只是段基址在不同模式下的求法不同。

38、2-43 內(nèi)存數(shù)據(jù)如下表所示，指出實(shí)地址方式下，執(zhí)行下列程序段后 AX 中的值。MOVAX,1100HMOVDS,AX MOVBX,200HMOVAX,BX+62H表 2.26 題 2-43 和 2-50 表（內(nèi)存數(shù)據(jù)分布情況）地址數(shù)據(jù)地址數(shù)據(jù)地址數(shù)據(jù)：00011267H00H00011237H00H00001007H00H00011266H70H00011236H01H00001006H40H00011265H00H00011235H11H00001005HF2H00011264H01H00011234H47H00001004H01H00011263H75H00011233H32H00001

39、003H00H00011262H39H00011232H30H00001002H00H00011261H2AH00011231H30H00001001H1FH00011260H00H00011230H39H00001000HFFH解：從程序段知 DS1100H，有效地址200H62H262H，因此物理地址11000H262H11262H，11262H 開始的一個(gè)字為 7539H，所以 AX7539H2-45 IA-32 處理器在實(shí)地址方式下各寄存器的值如下，求當(dāng)前的存儲(chǔ)單元地址。(偏移量在 EAX、ECX、ESP、ESI 和 EDI 中)(1) DS=2000H， EAX=00003000H(

40、2)DS=1A00 ，ESI=00002000H (3) SS=C000H， ESP=0000A000H(4)DS=1239H，EDI=0000A000H 解：（1）物理地址DS×16EAX20000H00003000H00023000H（2）物理地址DS×16ESI1A000H+00002000H=0001C000H（3）物理地址SS×16ESPC0000H+0000A000H=000CA000H（4）物理地址DS×16ESI12390H+0000A000H=00001C390H2-46 試定義 IA-32 處理器的兩個(gè)段描述符來描述一個(gè)存儲(chǔ)器段，均為

41、一個(gè)可寫、向上增長的用戶訪問的在物理存儲(chǔ)器中、未訪問過的數(shù)據(jù)段，（ 1） 地址范圍為 03000000H 03001FFFH，（ 2）01000000H027FFFFFH。解：（1）定義段描述符就是確定段基址、段界和相關(guān)屬性段基址03000000H，段界末地址首地址1FFFH，屬性 G0,D1,AVL0,訪問權(quán)字節(jié), P1，DPL11，S1, TYPE001，A0，對照描述符格式段基址（B31-B24）GD/BAVL段界(L19-L16)PDPLSTypeA基地址(B23-B16)基地址（B15-B0）段界(L15-L0)312423 22 212019161514 131211 10 98

42、7040所以段描述符為： 03 41 F2 000000 1FFFH(2)段 基 址 01000000H， 段 大 小 027FFFFFH-01000000H 1=017FFFFFH01800000H>FFFFFH 1 因此， G 1, 由于段大小 （ 段界 1 ）× 4K ， 因此段界 段大小/4K-1=01800000H/4K-1=-180H-1=0017FH，其它屬性同上，則段描述符01C1F2000000017FH2-48 已知從 00100000H 開始存放 FFH，01H，00H，04H，10H，F(xiàn)2H，0AH，06H，F(xiàn)FH，03H，00H，00H，10H，F(xiàn)2H

43、，40H，02H，從 02100000H 開始存放 35H，36H，31H，30H，30H，32H，39H，38H，3AH，DS=000BH，EBX=0000002H，GDTR=001000001FFFH，CR0=60000011H，CR3=00034000H，對于 IA-32 處理器，執(zhí)行指令 MOV EAX，EBX時(shí)：（1） 求源操作數(shù)對應(yīng)的描述符表可存放描述符個(gè)數(shù)（2） 求源操作數(shù)對應(yīng)段描述符的值以及該描述符描述段的地址范圍（3） 求源操作數(shù)所對應(yīng)的物理地址（4） 求指令執(zhí)行后 EAX 中的內(nèi)容。（5） 從已知條件中還能得到什么信息？解：DS000BH0000 0000 0000 101

44、1B， 對照選擇子的格式可知 TI0,選中 GDT 表，RPL11 為普通用戶使用，索引×808H（1） GDT 表可存放的描述符的個(gè)數(shù)由索引決定，由于索引共有 13 位，因此可尋找 2138K 個(gè)描述符；（2） 先找出描述符存放的首地址GDT 表首址（GDTR 高 32 位）索引×800100000H08H00100008H，以段描述符為 0240F210000003FFH，描述符描述的段的大小取決于段界和 G，對照段描述符的格式可知 G 0, 段界 003FFH, 段基址 02100000H ， 因此段地址范圍為02100000H0210003FFH；（3） CR060

45、0000011H，因此 PE1,PG0,是分段而不分頁的保護(hù)方式，因此 CR3 多余，段內(nèi)偏移地址EBX 的值 00000002H， 因此物理地址 段基址段內(nèi)偏移地址 02100000H 00000002H02100002H；（4）021000002H 開始的 4 個(gè)字節(jié)就是 EAX 的值39323031H；（5）由段描述符可知， G0,D1 為 32 位數(shù)據(jù)，此外決定其它屬性的主要是訪問權(quán)字節(jié)，訪問權(quán)字節(jié)中為 F2H11110010B，即 P1 表示數(shù)據(jù)在物理存儲(chǔ)器中，DPL11 表示一般用戶程序訪問的數(shù)據(jù)，S1 表示段描述符，A0 表示該段還沒有被訪問過，TYPE001 表示該段是向上增長

46、的可寫的數(shù)據(jù)段。2-49 已知內(nèi)存中的數(shù)據(jù)如表 5.16 所示，對于 IA-32 處理器， 已知內(nèi)部相應(yīng)寄存器的值為：ESI=00001230H，DS=SS=ES=FS=GS=1003H。GDT 表和 LDT 表的首地址均為 0，CR40。內(nèi)存數(shù)據(jù)如下所示。（1） 當(dāng) CR0=60000010H 時(shí)指令 MOV EAX，ESI對應(yīng)源操作數(shù)的物理地址及指令執(zhí)行后 EAX 中的值。地址數(shù)據(jù)地址數(shù)據(jù)地址數(shù)據(jù)：00011267H00H00011007H00H00001007H00H00011266H70H00011006H01H00001006H40H00011265H00H00011005H11H0

47、0001005HF3H00011264H01H00011004H47H00001004H01H00011263H75H00011003H32H00001003H00H00011262H39H00011002H30H00001002H00H00011261H2AH00011001H30H00001001H1FH00011260H00H00011000H39H00001000HFFH（2） 當(dāng) CR0=60000011H 時(shí) 求指令 MOV EAX，ESI對應(yīng)源操作數(shù)的物理地址及指令執(zhí)行后EAX中的值。該段的最多能容納多少字節(jié)數(shù)據(jù)？根據(jù)訪問權(quán)字節(jié)說明該段是什么樣的段，是否存在存儲(chǔ)器中?解：CR40

48、 表示沒有頁的擴(kuò)展，默認(rèn) 4KB 頁大?。?）由 CR060000010H 可知，PE0,處于實(shí)地址方式，因此物理地址段地址×16偏移地址10030H00001230H00011260H，由表可知執(zhí)行完 MOV EAX,ESI之后，EAX 的值75392A00H；（ 2 ）由 CR0 60000011H 知 PE 1 且 PG 0 為僅分段的保護(hù)方式， 由 DS 1003H0001000000000011B，可知，TI0 選擇的是 GDT 表，RPL11 表示一般用戶訪問，索引×81000H 段描述符存放的首地址GDT 表首址索引×800001000H，所以通過上

49、表可知，段描述符0040F30100001FFFH，段基址00010000H，段界01FFFH，G0,段內(nèi)偏移量ESI00001230H,因此物理地址段基址偏移地址00010000H00001230H00011230H，由表可得執(zhí)行 MOV EAX，ESI后，EAX 的值就是從 00011230H 開始的 4 個(gè)字節(jié)，即 EAX32303039H；由于 G0 時(shí)段大小段界101FFFH12000H8192 字節(jié)，即可容納 8192 字節(jié)的數(shù)據(jù)訪問權(quán)字節(jié)F3H11110011B，A1 該已經(jīng)被訪問過，同 P1 在物理存儲(chǔ)器中，是向上增長的可寫的數(shù)據(jù)段。第 5 章 思考與習(xí)題參考答案5-3 說明

50、SRAM、DRAM、MROM、PROM、EPROM 及 FRAM 的特點(diǎn)及簡單工作原理。答：SRAM 靠雙穩(wěn)態(tài)觸發(fā)器的兩個(gè)穩(wěn)定狀態(tài)存儲(chǔ)信息的；DRAM 靠極間電容的充放電來存儲(chǔ)信息的；MROM 靠光刻技術(shù)確定是否保留 MOS 管決定信息的，跨接 MOS 管，信息為 0,沒有跨接 MOS 管，信息為 1；PROM 是靠熔絲的通斷決定信息的，沒有熔斷，則信息為 1,熔斷信息為 1；EPROM 是靠雪崩注入式場效應(yīng)管（FAMOS 管）的浮置柵是否積累足夠的電荷來存儲(chǔ)信息的，有足夠的電荷積累，則記錄信息 0,沒有足夠的電荷積累信息記錄；FRAM 是靠鐵電電容來存儲(chǔ)信息的。5-4 已知一個(gè) SRAM 芯

51、片的容量為 4M×8，該芯片有一個(gè)片選信號引腳和一個(gè)讀/寫控制引腳，問該芯片至少有多少個(gè)引腳？解：SRAM 的引腳的確定從地址線、數(shù)據(jù)線、控制線及電源線四方面考慮，地址線 m 決定字?jǐn)?shù)，2m=4M,因此 m=22,容量 4M×8，所以 n=8，片選一條，讀寫控制一個(gè)，電源線 2 條，芯片共有引腳22811234 條。5-5 已知一個(gè) DRAM 芯片外部引腳信號中有 4 條數(shù)據(jù)線,11 條地址線，則其容量最大有多大？ 解：DRAM 的容量22×11×416M 位。（注意地址線與單元數(shù)的關(guān)系與 SRAM 不同）5-6 50ns 的 512M×8 的

52、 DRAM 芯片，其外部數(shù)據(jù)線和地址線為多少條？1 秒鐘至少可存取多少次？如果總線速度為 50MHz 的微機(jī)系統(tǒng)，在訪問存儲(chǔ)器時(shí)要不要插入等待周期？解：（1）尋址的地址線log2(單元數(shù))=log2(512M)=log2(229)=29 條，由于 DRAM 的外部地址線是內(nèi)部的一半，因此 DRAM 的外部地址線為 15 條,數(shù)據(jù)線 8 條，1s/50ns=109/50=20000000 次，即每秒可存取 2 千萬次，總線速度為 50MHz,即總線時(shí)鐘周期為 1/50MHz=0.02us=20ns ，因此比 50ns 快， 因此需要插入等待周期， 要插入 2 個(gè)等待周期20ns+20ns*2=6

53、0ns，才能正常訪問 50ns 的存儲(chǔ)器。5-9 試計(jì)算外頻（內(nèi)存模塊的核心頻率）為 100MHz 時(shí) DDR、DDR2、DDR3 的帶寬。解：由于 DDR、DDR2 和 DDR3 數(shù)據(jù)寬度為 64 位，100MHz 下的速度如下：(1) DDR：100MHz×2×64/81600MB/s(2) DDR2:100MHz×4×64/8=3200MB/s(3) DDR3:100MHz×4×2×64/86400MB/s5-10 已知 RAM 的容量為(1) 16K×8(2) 64K×8(3) 128K×8(4) 256K×8如果 RAM 的起始地址為 3450H，則各 RAM 對應(yīng)的末地址為多少？解：（1）16K×8,單元數(shù) 16K24×210=3FFFH+1,所以末地址首地址大小13450H3FFFH744FH（2）64K216=FFFFH+1，末地址3450HFFFFH134