淺談SOI技術(shù)及其優(yōu)點(diǎn)與應(yīng)用分析

1、SIMOX技術(shù)BESOI技術(shù)Smart-Cut技術(shù)ELTRAN技術(shù)淺談 SOI技術(shù)及其優(yōu)點(diǎn)與應(yīng)用(李元?jiǎng)P西安電子科技大學(xué)710126)摘要 ：與體硅材料和器件相比，SOI具有許多的優(yōu)點(diǎn)。比如高速度、低功耗、低軟錯(cuò)誤、抗閉鎖效應(yīng)、與現(xiàn)有的硅工藝兼容等，因此被稱為二十一世紀(jì)的微電子技術(shù)。SOI 技術(shù)也越來越受到業(yè)界的關(guān)注。本文綜述了SOI 技術(shù)及其優(yōu)點(diǎn)與應(yīng)用。關(guān)鍵詞：SOI(Silicon -on-insulator) 寄生電容, 要進(jìn)一步提高芯片的集成度和運(yùn)行速 , 在進(jìn)一步減小集成電路的特征尺寸方面1、前言集成電路發(fā)展到目前極大規(guī)模的納米技術(shù)時(shí)代, 現(xiàn)有的體硅材料和工藝正接近它們的物理極限,

2、必須在材料和工藝上有新的重大突破。目前在材料方面重點(diǎn)推動(dòng)的絕緣(SOI ,Silicon- on- insulator)等 , 被業(yè)界公認(rèn)為納米技術(shù)時(shí)代取代現(xiàn)有單晶硅材料的解,是維持Moore 定律走勢(shì)的一大利器。圖1 為國際上SOI材料頭號(hào)供應(yīng)商- - 法Soitec 公司給出的先進(jìn)材料的發(fā)展路線圖。SOI、 絕緣體上應(yīng)變硅(sSOI)和絕緣體上鍺(GOI)2、什么是SOI?SOI( Silicon-On-Insulator ) 指的是絕緣襯底 上的硅。 SOI 技術(shù)被國際上公認(rèn)為 “二有獨(dú)特優(yōu)勢(shì)的、能突破硅材料與硅集成電路限制的新技術(shù)。SOI 的基本結(jié)構(gòu)如圖2 所示：b）絕緣薄膜位于絕緣體

3、上2： （ a）絕緣體作為襯底3、 SOI 技術(shù)的優(yōu)點(diǎn)SOI是一種具有獨(dú)特的“Si/ 絕緣層/Si”三層結(jié)構(gòu)的新型硅基半導(dǎo)體材料。它通過絕緣埋層 （ 通常為 SiO2） 實(shí)現(xiàn)了器件和襯底的全介質(zhì)隔離, 在器件性能上具有以下優(yōu)點(diǎn):1） 減小了寄生電容, 提高了運(yùn)行速度。與體硅材料相比, SOI 器件的運(yùn)行速度提高了2035%;2） 具有更低的功耗。由于減小了寄生電容, 降低了漏電, SOI 器件功耗可減小35- 70%;3） 消除了閉鎖效應(yīng);4） 抑制了襯底的脈沖電流干擾, 減少了軟錯(cuò)誤的發(fā)生;5） 與現(xiàn)有硅工藝兼容, 可減少13- 20%的工序。SOI 在高性能超大規(guī)模集成電路、高速存貯設(shè)備、

4、低功耗電路、高溫傳感器、軍用抗輻照器件、移動(dòng)通訊系統(tǒng)、光電子集成器件以及MEMS（微機(jī)電）等領(lǐng)域具有極其廣闊的應(yīng)用前6） 1 寄生電容目前的CMOS集成電路絕大部分是在體硅襯底上制造的,這主要是由于采用柴可拉斯基直拉或區(qū)熔技術(shù)能生產(chǎn)出電子級(jí)純度的硅材料,且在硅上可生長高質(zhì)量的氧化物,這在鍺或化合物半導(dǎo)體上實(shí)現(xiàn)起來是很困難的。然而,在體硅上制造的MOSFET 的硅片厚度約500 m ,但只有硅片頂層（約 1 m 厚 ） 用于制作器件,器件和襯底之間的相互作用引起了一系列寄生效應(yīng),即結(jié)與襯底本體之間的電容,以及結(jié)與場(chǎng)氧化層下面的溝道隔離注入層之間的電容。其中源、 漏擴(kuò)散區(qū)與襯底之間的寄生電容隨襯底

5、攙雜濃度增加而增加。由于現(xiàn)代的深亞微米器件中,襯底濃度比常規(guī)MOS 器件的濃度高,因此,這個(gè)寄生電容變得更大。但在SOI 器件中 ,結(jié)與襯底的最大電容是隱埋的絕緣體電容（見圖3）。該電容正比于電容材料的介電常數(shù),而SiO的介電常數(shù)約為Si 的 1 /3 ,因此,隱埋二氧化硅層的寄生電容大大小于體硅結(jié)的耗盡層電容,它不隨電壓降低、器件尺寸縮小而增加。另外, SOI器件的布線等寄生電容,如硅襯底和多晶硅層、金屬互連線之間的電容也減少了。在U LSI 向深亞微米方向發(fā)展時(shí), SOI 器件的寄生電容小的優(yōu)勢(shì)更加明顯,寄生電容的降低將明顯提高電路的速度。圖 3 ： SOI n溝道MOSFET剖面圖7）

6、2 閉鎖效應(yīng)閉鎖 （ latch-up）效應(yīng) ,或稱為可控硅效應(yīng),是體硅CMO S 電路中的一個(gè)特有問題。從圖2所示CMOS的斷面結(jié)構(gòu)圖上,可以看到其內(nèi)部存在縱向N PN、 橫向PN P兩個(gè)寄生雙極晶體管,它們分別由襯底、阱和源、漏結(jié)構(gòu)成。若以 Rw 表示 P 阱的電阻,Rs 表示襯底的電阻,其它摻雜區(qū)的內(nèi)阻略而不記,那么這些寄生晶體管和Rw、 Rs 一起便形成了圖4 所示的正反饋電路構(gòu)成了可控硅結(jié)構(gòu)。當(dāng)電流放大系數(shù)U1* U2> 1,且兩個(gè)晶體管的基極-發(fā)射極正向偏置,閉鎖效應(yīng)即可觸發(fā)。如果采用SOI襯底（見圖1） ,由于沒有到襯底的電流通道,閉鎖效應(yīng)的縱向通4：體COMS中的寄生晶體

7、管縱向npn 和橫向 pnp 雙極晶體管4、 SOI 的主要制備工藝4.1 注氧隔離的SIMOX 技術(shù)注氧隔離的SIMOX 技術(shù)受到美國IBM 公司的極力推崇, 是迄今較先進(jìn)和成熟的SOI 制備技術(shù)。該技術(shù)的工藝主要包括氧離子注入（用以在硅表層下產(chǎn)生一個(gè)高濃度的注氧層）和高溫退火兩個(gè)步驟。此步處理是為了消除注入損傷。一般形成的SOI 材料的質(zhì)量的好壞與退火溫度的高低成正比。目前SIMOX 圓片制備技術(shù)發(fā)展動(dòng)向是低劑量注入和薄隱埋氧化層圓片。低劑量注入可降低品片的生產(chǎn)成本, 并可減少對(duì)晶片的沾污。薄的隱埋氧化層能減少短溝道效應(yīng), 改善散熱, 提高抗輻射性能。4.2 鍵合再減薄的BESOI 技術(shù)硅

8、片鍵合方法首先由IBM 公司的 Laskey 和東芝公司的Shimbo 等用于制備SOI 材料。該制備技術(shù)的要點(diǎn)是在一枚硅片上制作最后對(duì)鍵合硅片背面進(jìn)行化學(xué)腐蝕減薄形成作大尺寸的SOI 材料等特點(diǎn)。SiO2 絕緣層 , 然后在其上面與另一枚硅片鍵合SOI 結(jié)構(gòu)。這項(xiàng)技術(shù)工藝簡單, 成本低 , 易于制4.3 Smart-Cut 技術(shù)和ELTRAN技術(shù)由于 BESOI 技術(shù)消耗兩塊晶片而只生產(chǎn)一塊SOI 基片 , 效率較低, 目前已被晶片鍵合加上薄層轉(zhuǎn)移技術(shù)所普遍取代。將鍵合和注入相結(jié)合的Smart-Cut 技術(shù)、 外延層轉(zhuǎn)移的E LT RAN技術(shù)就是目前較有競爭力的薄層轉(zhuǎn)移技術(shù)。Smart-Cu

9、t 技術(shù)由 Bruel , Aspar 等人提出。 法國的 SOITEC 公司已利用這項(xiàng)技術(shù)批量生產(chǎn)出高質(zhì)量的Unibond SOI 片。 Smart-Cut 技術(shù)原理是利用 H +注入在 Si 片中形成氣泡層, 然后再將注氫片與一個(gè)支撐片鍵合(兩個(gè)硅片間至少一片的表面要有熱氧化SiO2 覆蓋層 ), 經(jīng)適當(dāng)?shù)臒崽幚硎棺淦瑥臍馀輰油暾验_, 形成 SOI結(jié)構(gòu)。它主要包括4 個(gè)步驟 :(1) 離子注入。(2) 鍵合。(3) 兩步熱處理: 第一步熱處理使注入、鍵合后的硅片從注H+氣泡層分開, 形成 SOI 結(jié)構(gòu) , 將形成的SOI 片進(jìn)行第二步高溫處理, 加強(qiáng)鍵合強(qiáng)度。(4) SOI 表面化學(xué)機(jī)

10、拋光。Smart-Cut SOI 材料的特點(diǎn)是頂部硅層的厚度可通過離子注入工藝參數(shù)的變化來控制,頂部硅層的質(zhì)量相當(dāng)于拋光硅片, 隱埋層完整。另外 , 硅片剝離后, 還可能回收重新使用, 從而節(jié)省原料, 降低制造成本。這項(xiàng)技術(shù)結(jié)合了離子注入和硅片鍵合兩種技術(shù)的優(yōu)勢(shì), 這相比于 SIMOX 工藝和 BESOI 工藝是一個(gè)很大的競爭優(yōu)勢(shì)。外延層轉(zhuǎn)移技術(shù)是日本CANON 公司開發(fā)的制備SOI 材料的最新技術(shù)。其工藝原理是通過在鍵合前在結(jié)構(gòu)中引入多孔硅以獲得可控的鍵合晶片的分裂。首先在硅晶片表面形成兩個(gè)不同多孔率和機(jī)械特性的多孔硅層, 因此晶片會(huì)正好在這兩層間裂開。氫氣氛中熱處理后, 在單晶多孔硅上外延

11、生長硅, 在整個(gè)工藝中 , 硅都保留原來晶向。隨后, 這個(gè)晶片被控合到第二塊氧化晶片的表面, 室溫下在高壓純水的噴射下開始裂開。開裂后, 原來的晶片可循環(huán)使用, 表面成原子級(jí)光滑。ELTRAN 最突出的優(yōu)點(diǎn)是類似于外延解決了COP 問題, 對(duì)提高薄膜SOI 器件的成品率有極大幫助。5.SOI 的主要應(yīng)用1998 年以后 SOI 商業(yè)用途取得了重大突破。SOI 電路的高速度、低壓、低功耗和大容量等特點(diǎn),使其具有廣闊的商業(yè)前景。目前SOI 技術(shù)的主要應(yīng)用有以下幾個(gè)方面。5.1 0. 25 0. 18 m 級(jí)以下微處理器等高端產(chǎn)品領(lǐng)域的應(yīng)用IBM 曾宣布他們第一個(gè)基于SIMOX-SOI 的產(chǎn)品便是服

12、務(wù)器和工作站的微處理器。在1998年他們進(jìn)行了基于SOI 技術(shù)的 CMOS-7S 技術(shù)生產(chǎn)(0. 28 m), 2000 年中期 IBM 進(jìn)入了 0.18 m 工藝上的CMOS-8S 體硅微處理器制備, 并在 2000 年初更新到8S-SOI 技術(shù) , 其遠(yuǎn)行速度超過了1 GHz 。 2001 年他們又開始研發(fā)0. 18 0. 13 m SOICMOS工藝。5.2 抗輻照、高溫、高壓器件等高性能專用電路領(lǐng)域的應(yīng)用(1) 抗輻照電路體硅材料制作的電路在受到 瞬時(shí)輻射或重離子轟擊時(shí)會(huì)產(chǎn)生較大的光電流 , 降低電路性能, 甚至損壞電路。而SOI 電路由于全介質(zhì)隔離, 無閂鎖效應(yīng), 可減小上述現(xiàn)象的產(chǎn)

13、生, 抗輻照性能得以很大提高。(2) 耐高溫集成電路由于SOI CMOS 電路在高溫下漏電流小、無熱激閂鎖效應(yīng)、閾值電壓漂移小 , 因此 SOI CMOS 很適合在高溫環(huán)境下工作, 如在油井或氣井探測(cè)、汽車的點(diǎn)火與排氣、 航天飛行的引擎監(jiān)測(cè)及民用核能等方面的應(yīng)用。300 以上時(shí)用SOI 制作的 4 k , 16 k 及256 k RAM 和 500 以上時(shí)SOI CMOS 振蕩器電路都獲得了滿意的效果。5.3 醫(yī)學(xué)生物方面的應(yīng)用例如利用SOI 材料可以制作軟襯底SOI 視網(wǎng)膜模擬器植入人的眼內(nèi)。對(duì)于植入的器件,一方面需要滿足醫(yī)學(xué)方面的要求使電路集成的體積做到最小化。另一方面, 植入體又要具有平

14、面上的靈活性,通過施加相當(dāng)小的力就可以形成視網(wǎng)膜的形狀。開發(fā)的 SIMOX 襯底硅結(jié)構(gòu)技術(shù)就能滿足上述機(jī)械特性方面的要求。6，結(jié)束語SOI 技術(shù)具有諸多體硅不可比擬的優(yōu)點(diǎn), 但經(jīng)多年的發(fā)展, SOI 技術(shù)仍然沒有取代體硅成為IC 的主流技術(shù), 其中一個(gè)主要原因便是缺乏低成本高質(zhì)量的SOI 襯底材料。近年來由于對(duì)SOI 研究的深入, 制備技術(shù)取得了重大的進(jìn)步, 隨著低劑量SIMOX技術(shù)以及 Smart-Cut 和ELTRAN 等制備技術(shù)的出現(xiàn), 這個(gè)障礙正在逐漸消除。與 CMOS 相比 , SOI 器件具有較小的漏電容和體效應(yīng)等特性, 且 SOI 的批量化生產(chǎn)技術(shù)正在逐步走向成熟, 這些都為SO

15、I技術(shù)的發(fā)展帶來了新的契機(jī)。因此, 加大對(duì)SOI新技術(shù)的研究投入具有非常重要的戰(zhàn)略意義參考文獻(xiàn)1 ， J.P.Collinge， SOI Technology:Materials t VLSI， Kluwer Academic Pub.（1991）2， SOI 材料的發(fā)展歷史、應(yīng)用現(xiàn)狀與發(fā)展新趨勢(shì)（上）上海新傲科技有限公司陳猛 王一波 中國集成電路（ 2007）3， SOI-二十一世紀(jì)的硅集成技術(shù)中國科學(xué)院電子研究所伍志剛 凌榮唐 微電子學(xué)（ 2001 ）4， SOI-二十一世紀(jì)的微電子技術(shù)中國科學(xué)院上海冶金研究所信息功能材料國家重點(diǎn)實(shí)驗(yàn)室林成魯 張苗 功能材料與器件學(xué)報(bào)（ 1999）5， S

16、OI 技術(shù)的發(fā)展思路同濟(jì)大學(xué)電子科學(xué)與技術(shù)系陳昕 電子器件（ 2010）6， ASPARB , BRUEL M , MORICEA U H , et a l. Basic mechanisms invo lved in the smar t-cut process J . Microelectron Eng , 1997, 36 （1-4）:233-240.7，F(xiàn)ENG Xi-qiao , H UANG Y. Mechanics of smar t-cut techno log y J . Inter natio nal Journal o fSo lids and Structures ,

17、2004 , 41:4 299-4 3208， VASUDEV P K. CMOS device and interconnect technology enhancements for low power /low voltage applicationsJ . Solid-State Electronics , 1996, 39（4）:481-488.9 FLANDRE Denis. Silicon-on-insulato r technology for high temperature metal oxide semico nducto r devicesand circuits J

18、. Ma te rials Science and Engineering.1995, B29 :7-12.10， MOKWA V. Advanced sensors and micr osystems on SOI J . Journal of High Speed Electronics and SystemsIntroduction to SOI technology and its advantages and application(Yuankai Li ;XIDIAN University 710126)Abstract : Compared with the bulk silicon material and devices, SOI has many advantages, Such as high speed, low power consumption and low soft error, anti blocking effect, compatible with the existing technology and so on, therefore it is called microelectronics technology in the 21st century. SOI t