第16章邏輯門電路

1、1 1第16章 邏輯門電路16.1基本邏輯門電路基本邏輯門電路16.2組合邏輯門組合邏輯門16.3TTL集成門和集成門和CMOS集成門集成門2 2具有邏輯功能的電路稱為邏輯電路或邏輯門電路，它是構(gòu)成數(shù)字電路的基本單元。邏輯門電路按照結(jié)構(gòu)組成的不同可分為兩類。(1) 分立元件門：它是由單個半導體器件組成的，目前較少使用。(2) 集成門：將各種半導體元器件集成在一個芯片上。無論哪一種門電路，都是用高、低電平分別表示邏輯1和0兩種邏輯狀態(tài)的，如圖16.1 所示。若以邏輯1表示輸出或輸入高電平，以邏輯0表示輸出或輸入低電平，則稱為正邏輯。反之，若以輸出或輸入的高電平為0，輸出或輸入的低電平為1，則稱為

2、負邏輯。 3 3圖 16.1 正邏輯與負邏輯4 416.1 基本邏輯門電路基本邏輯門電路用以實現(xiàn)基本邏輯運算的門電路有與門、或門、非門等。1. 與門電路與門電路能實現(xiàn)與邏輯關系的電路稱為與門電路。二極管與門電路如圖16.2(a)所示，其邏輯符號和波形圖如圖16.2(b)和(c)所示，其中A、B為輸入變量，Y為輸出變量。5 5圖 16.2 與門電路(a) 電路圖；(b) 邏輯符號；(c) 波形圖6 6設UCC=5 V，A、B輸入端的高、低電平分別為UiH=3 V, UiL=0 V， UD=0.7 V。輸出Y的高、低電平為UoH=3.7 V，UoL=0.7 V，即輸出Y高于3 V為高電平，低于0.

3、7 V為低電平。輸入、輸出的邏輯電平及真值表如表16.1和表16.2所示。其邏輯表達式為 Y=AB7 78 82. 或門電路或門電路能實現(xiàn)或邏輯關系的電路稱為或門電路。二極管或門電路、符號和波形圖如圖16.3所示， 其中，A、B為輸入變量，Y為輸出變量。設UCC=5 V，A、B端輸入高電平為UiH=3 V，輸入低電平為UiL=0 V；輸出高電平為UoH=2.3 V， 輸出低電平UoL=0.7 V，即輸出Y高于2.3 V為高電平，低于0.7 V為低電平。輸入、輸出的邏輯電平和真值表如表16.3和表16.4所示。其邏輯表達式為Y=A+B9 9圖 16.3 或門電路(a) 電路圖；(b) 邏輯符號；

4、(c) 波形圖101011113. 非門電路非門電路(反相器反相器)能實現(xiàn)非邏輯關系的電路稱為非門電路。非門電路、符號和波形圖如圖16.4所示，其中A為輸入變量，Y為輸出變量。由圖16.4可知，當輸入端A為低電平時，輸出端Y為高電平；當輸入端A為高電平時，輸出端Y為低電平。輸入、輸出的邏輯電平和真值表如表16.5和表16.6所示。其邏輯表達式為AY 1212圖 16.4 非門電路(a) 電路圖；(b) 邏輯符號；(c) 波形圖1313141416.2 組組 合合 邏邏 輯輯 門門可以用基本邏輯門組成一些組合邏輯門，如與非門、或非門、與或非門及異或門等。1. 與非門與非門圖16.5所示為與非門的

5、組成及符號。表16.7是與非門的真值表。其邏輯表達式為BAY1515圖 16.5 與非門的組成及符號(a)組成；(b) 符號161617172. 或非門或非門圖16.6所示為或非門的組成及符號。表16.8為或非門的邏輯真值表。其邏輯表達式為BAY18183. 與或非門與或非門圖16.7所示是與或非門的組成及符號。表16.9是與或非門的邏輯真值表。其邏輯表達式為DCBAY圖 16.7 與或非門的組成及符號(a) 組成；(b) 符號191920204. 異或門異或門異或關系是指兩個輸入信號在它們相同時沒有輸出，而不相同時一定有輸出，這種邏輯關系的電路稱為異或門。根據(jù)異或門的邏輯關系，可得到其真值表

6、(見表16.10)。它的邏輯符號如圖16.8所示。其邏輯表達式為BABABAY2121圖 16.8 異或門的邏輯符號222216.3 TTL集成門和集成門和CMOS集成門集成門16.3.1 TTL集成門電路集成門電路TTL集成門電路是晶體管邏輯電路的簡稱，它主要是由雙極型三極管組成的。由于TTL集成電路生產(chǎn)工藝成熟，產(chǎn)品的參數(shù)穩(wěn)定，工作良好，開關速度較快，因此應用較為廣泛。其主要型號有：N-TTL(標準型)，H-TTL(高速型)，L-TTL(低功耗型)，S-TTL(肖特基型)，LS-TTL(低功耗肖特基型)等。23231. TTL與非門電路與非門電路1) 電路結(jié)構(gòu)TTL與非門的典型電路如圖16

7、.9所示，它由三部分組成：多發(fā)射極三極管V1 和電阻R1組成輸入級；V2和R2、R3組成中間級(倒相級)；V3、V4、R4、VD3組成輸出級。電源UCC=5 V，輸入UiL=0.3 V，UiH=3.6 V；輸出電平UoL=0.3 V，UoH=0.6 V；VD1、VD2為保護二極管。2424圖 16.9 TTL與非門典型電路25252) TTL與非門的工作原理當輸入信號中任意一個為低電平，即UiA=UiL或UiB=UiL時，V1的發(fā)射結(jié)正偏，UB1=UiL+0.7=0.3+0.7=1 V，使V1管飽和導通，此時UB2=1 V(要使V2導通，UB2=20.7 V=1.4 V)，V2管截止，V4也處

8、于截止狀態(tài)，而V3導通，則Uo=UCC=UoH當輸入信號都為高電平時，UiA=UiB=UiH=3.6 V，UB1=UiH+UBE1=3.6+0.7=4.3 V，UBC0.1 V，則UC14.3 V，此時UB21.4 V，則V2、V4飽和導通，V3截止輸出，有Uo=UV4CES0.3 V=UoL26262. TTL與非門的電氣特性與非門的電氣特性1) 電壓傳輸特性將與非門電路的輸出電壓隨輸入電壓的變化用曲線描繪出來，可得到如圖16.10所示的電壓傳輸特性，它反映了TTL與非門電路的輸出電壓Uo隨輸入電壓Ui的變化規(guī)律。 電壓傳輸特性曲線可分為四段: AB、BC、CD、DE。AB段：因Ui0.6

9、V，V1的基極電位UB11.4 V，V2、V4 截止，V3導通，所以輸出為高電平， UoH=UCCUR4UV3CESUVD=3.6 V。這段稱為特性曲線的截止區(qū)。BC段：因0.6 VUi1.4 V以后，V4導通，V1的基極電位UB1被鉗在2.1 V左右，V1進入倒置狀態(tài)，此時輸入端只有微小電流，用Iih表示，這個電流稱為TTL與非門的輸入漏電流，一般Iih10 A。32323) 輸入負載特性 由于在Ui=0 V時有輸入電流存在，因而在輸入端與地之間接入電阻RP，就會影響輸入電壓。TTL與非門輸入端串電阻接地時的等效電路如圖16.12(a)所示。輸入電流流過電阻RP，會在RP上產(chǎn)生壓降而形成輸入

10、電位Ui，且RP越大，Ui也越高。當Ui升高到1.4 V時， 由于V2、V4的導通，就使得V1的UB1被鉗在2.1 V左右，再加大RP的值，Ui也不會再升高，并且與非門輸出低電平：Uo=UoL0.3 V。因此，在使用TTL與非門時，若輸入端的串電阻較大，則相當于輸入端接了一高電平。為了保證輸入低電平，就要求在輸入端的串聯(lián)電阻RP1 k。輸入負載特性如圖16.12(b)所示。3333圖 16.12 輸入等效電路和輸入負載特性(a) 輸入等效電路；(b) 輸入負載特性34344) 高電平輸入特性(帶拉電流負載)與非門電路的輸出等效電路及輸出特性如圖16.13所示。負載電流IL與規(guī)定的輸出電流Io方

11、向相反，為負值。當|Io|較小時，Uo=UoH；當|Io|增大且|Io|5 mA時，Uo快速下降，使UoUoL(低電平)，這說明此時該電路的帶負載能力較差，其主要原因是功率損耗增大。一般手冊上給出輸出高電平、帶拉電流負載時的負載電流為400 A左右。3535圖 16.13 帶拉電流負載輸出等效電路及輸出特性(a) 輸出等效電路；(b) 輸出特性36365) 低電平輸出特性(帶灌電流負載)當輸入低電平時，與非門輸出級的V4飽和導通，V3截止，此時的輸出等效電路及輸出特性如圖16.14所示。由于V4飽和導通，因而負載電流IL與輸出電流同相。當V4飽和導通時，UV4CES0.1 V，故IL增大時，輸

12、出電壓Uo上升不快，接近于UoL，即該電路帶負載的能力較強。受到功耗的限制，一般手冊上給出的輸出低電平帶灌電流負載的負載電流值在十幾mA以上。3737圖 16.14 帶灌電流負載輸出等效電路及輸出特性(a) 輸出等效電路；(b) 輸出特性38383. TTL與非門的扇出系數(shù)與非門的扇出系數(shù)N扇出系數(shù)N表示TTL與非門電路的帶負載能力，即代表電路能驅(qū)動同類型門電路的最大個數(shù)。當輸出高電平、帶拉電流負載時：iHoHHIINiLoLLIIN當輸出低電平、帶灌電流負載時:3939【例【例16.1】 已知TTL與非門電路T1004的IoH=400 A, IoL=16 mA，IiL=1.6 mA，IiH=

13、40 A。電路如圖16.15所示，求該電路的扇出系數(shù)N。解解 當輸出高電平時: 1040400iHoHHIIN106 . 116iLoLLIIN當輸出低電平時:NH=NL=10，取N=10。如果NHNL，則把較小的個數(shù)定義為扇出系數(shù)。4040圖16.15 例16.1電路414116.3.2 其它類型的其它類型的TTL 門電路門電路1. 集電級開路與非門集電級開路與非門(OC門門)在實際使用中，經(jīng)常將門電路的輸出端連接在一起，以實現(xiàn)邏輯與的關系。圖16.16給出了兩個與非門“線與”的邏輯圖，其輸出邏輯表達式為CDABDCBAY但是，這樣的“線與”是不允許的。從圖16.9所示的TTL與非門的電路結(jié)

14、構(gòu)可知，當G1門輸出高電平， G2門輸出低電平時，G1門的V3、VD3導通，G2門的V4導通，將產(chǎn)生較大的電流I0從G1門流經(jīng)G2門，然后流入?yún)⒖键c。該電流值將遠遠超出器件的額定值,很容易將器件損壞。因此，常采用OC門的技術解決此類問題。4242圖16.16 “線與”的邏輯圖4343圖16.17所示是與非門的電路結(jié)構(gòu)圖，將V3、VD3、R4去掉，讓V4的集電極輸出開路，即構(gòu)成了OC門電路，如圖16.18所示。OC 門電路工作時，需要外接電源UCL，并串聯(lián)一個上拉電阻RL。只要選擇合適的RL，該電路就不僅能實現(xiàn)與非功能，還能實現(xiàn)門的“線與”，且不會損壞器件。OC門器件中，除有與非門之外，還有反相

15、器、或非門、與或門等電路。4444圖 16.17 與非門的電路結(jié)構(gòu)4545圖16.18 OC門電路46462. CMOS三態(tài)輸出門三態(tài)輸出門三態(tài)輸出門的輸出有三種狀態(tài)：高電平、低電平和高阻態(tài)。圖16.19所示為三態(tài)輸出門的邏輯符號。其中，輸入信號為A、B，輸出為Y，EN為使能端。其輸出分別為1)EN(0)EN( BAYZ0)(EN1)(EN BAYZ和4747圖 16.19 三態(tài)輸出門的邏輯符號(a) 控制端低電平有效；(b) 控制端高電平有效48483. 或非門、與或非門和異或門或非門、與或非門和異或門圖16.20所示是TTL 或非門、與或非門和異或門的邏輯符號。圖 16.20 邏輯符號(a

16、) 或非門；(b) 與或非門；(c) 異或門49494. TTL集成電路系列集成電路系列考慮到國際通用標準和我國的現(xiàn)行標準，根據(jù)不同的工作溫度和電源，將TTL數(shù)字集成電路大體分為兩大類：CT54系列和CT74系列。CT54和CT74系列具有完全相同的供電性能和電氣性能參數(shù)，不同之處在于它們適應不同的溫度環(huán)境，且供電電壓范圍有所不同。其中，CT54可在較惡劣的環(huán)境、供電電壓變化較大的情況下工作；而CT74系列則適合在常規(guī)條件下工作。50505. TTL集合邏輯門的使用集合邏輯門的使用1) 輸出端的連接除OC門以外，一般邏輯門的輸出是不能“線與”連接的，也不能與電源或地短路。使用時，輸出電壓應小于

17、手冊上給出的最大值。三態(tài)門的輸出端可以并聯(lián)使用，但同一時刻只能有一個門工作。51512) 多余輸入端的處理TTL集成門電路在使用時，多余的輸入端一般不能懸空。為防止干擾，在保證輸入正確邏輯電平的條件下，可將多余的輸入端接高電平或低電平。與門的多余輸入端接高電平，或門的多余輸入端接低電平。接高、低電平的方法可通過限流電阻接正電源或地，也可直接和地相連接。但要注意輸入端所接的電阻不能過大，否則將改變輸入邏輯狀態(tài)。525216.3.3 CMOS集成門電路集成門電路CMOS邏輯門電路是互補金屬氧化半導體場效應管門電路的簡稱。它是由增強型PMOS管和NMOS管組成的互補對稱MOS 門電路。1 CMOS反

18、相器反相器圖16.21(a)所示為CMOS反相器的原理圖，其中VN是增強型NMOS管，VP是增強型PNOS管，兩管的參數(shù)對稱，且電壓分別是：UVN=2 V，UVP=2 V。兩管的柵極相連作為輸入端，漏極相連作為輸出端。VP的源極接正電源UDD，VN的源極接地。5353圖 16.21 CMOS反相器(a) 原理圖；(b) Ui=0 V時的等效電路圖；(c) Ui=10 V時的等效電路圖54542 CMOS反相器的工作原理反相器的工作原理當Ui=UiL=0 V時，UGSN=0 VUVN=2 V，VN管截止，而UGSP=10 VUVN=2 V，VN管導通，而UGSP=0 VUVP=2 V， VP管截

19、止，其等效電路如圖16.21(c)所示，此時的輸出電壓為 Uo=0 V (UoL)55553 CMOS反相器的電氣特性反相器的電氣特性 1) CMOS反相器的電壓傳輸特性把輸出電壓隨輸入電壓的變化曲線稱為電壓的傳輸特性，如圖16.22所示。UDD=10 V，兩管的開啟電壓為2 V。當反相器工作于電壓傳輸特性的AB段時，由于Ui2 V，VP導通，VN截止，使得Uo=UoH=UDD。當反相器工作在電壓傳輸特性的BC段，即2 VUiUDD+0.7 V以后，Ii迅速增大；而在UiUSSUDF后，Ii向負方向增加，而且斜率由Rs決定。圖16.25(a)所示為CMOS反相器輸出高電平，帶拉電流負載。圖16

20、.25(b)所示為CMOS反相器輸出低電平，帶灌電流負載。圖16.25(c)所示是CMOS反相器輸出特性曲線。從曲線上看，CMOS反相器與TTL反相器相比較，帶負載能力較差。6060圖16.24 輸入特性曲線6161圖 16.25 CMOS反相器拉電流負載和灌電流負載及輸出特性曲線(a) 帶拉電流負載；(b) 帶灌電流負載；(c) 輸出特性曲線62624. 其它功能的其它功能的CMOS門電路門電路1) CMOS與非門CMOS與非門電路如圖16.26(a)所示，其邏輯符號如圖16.26(b)所示，其中V1、V2為NMOS管，V3、V4為PMOS管，A、B為輸入端，Y為輸出端，UDD為正電源。電路

21、實現(xiàn)的邏輯功能為 BAY6363圖 16.26 CMOS與非門(a) 電路；(b) 邏輯符號64642) CMOS或非門 CMOS或非門電路如圖16.27(a)所示，其邏輯符號如圖16.27(b)所示，其中V1、V2為NMOS管，V3、V4為PMOS管，A、B為輸入端，Y為輸出端，UDD為正電源。電路實現(xiàn)的邏輯功能為BAY6565圖 16.27 CMOS或非門(a) 電路；(b) 邏輯符號66663) CMOS傳輸門 CMOS傳輸門又稱為模擬開關，它實質(zhì)上是電壓控制的無觸點開關。圖16.28所示是CMOS傳輸門電路圖和邏輯符號。由圖可見，它是由兩個CMOS管(一個VN和一個VP)構(gòu)成的，它們的參數(shù)和結(jié)構(gòu)是對稱的，所以柵極的引出端畫在中間。VP、VN的源極和漏極分別相連作為傳輸門的輸入端，C和是一對互補的控制信號端。C6767圖 16.28 CMOS傳輸門(a) 門電路圖；(b) 邏輯符號6868當C=0，=1時，VP、VN均不導通，輸入和輸