計算機組成原理(存儲系統(tǒng))課件

1、計算機組成原理ComputerOrganizationv問題：問題： 為什么有多種類型的存儲器？不同類型的存儲器工作原理分別是什么？ 它們如何協(xié)同工作？ 微機的內存怎樣組織？第七章存儲器第一節(jié)存儲系統(tǒng)v存儲器分類存儲器分類 按所處位置及功能分類按所處位置及功能分類內存內存 ( (主存主存) )：位于主機內部，可被：位于主機內部，可被CPUCPU直接訪問直接訪問. .外存外存( (輔存輔存) )：位于主機外部，被視為外設：位于主機外部，被視為外設 外存的數據只有調入內存，外存的數據只有調入內存，CPUCPU才能應用才能應用CPU內存儲器內存儲器外存儲器外存儲器存儲器概述v存儲器分類存儲器分類 按

2、存取方式分類按存取方式分類 隨機存取存儲器（隨機存取存儲器（Random Access MemoryRandom Access Memory） 順序存取存儲器（）順序存取存儲器（） 只讀存儲器只讀存儲器(Read-only Memory(Read-only Memory) ) 按按信息的可保護性分類信息的可保護性分類 易失性存儲器：斷電后信息將消失。易失性存儲器：斷電后信息將消失。 非易失性存儲器非易失性存儲器 ：斷電后仍能保持信息。：斷電后仍能保持信息。 存儲器概述v按存儲介質分類 存儲介質一般具備3個特點 具有兩種穩(wěn)定的狀態(tài)，分別代表二進制代碼0和1； 能方便地檢測出存儲介質所處的狀態(tài)；

3、兩種狀態(tài)容易相互轉換。 半導體存儲器 采用觸發(fā)器、電容來保存二進制信息0和1。 根據工藝不同，可分為雙極型和MOS型。 磁表面存儲器 光存儲器存儲存儲容量容量存取存取時間時間價格價格可靠可靠性性功耗功耗v存儲器的主要技術指標存儲器的主要技術指標存儲器的技術指標v存儲容量存儲容量 存儲器所能容納的二進制信息量。存儲器所能容納的二進制信息量。 存儲容量存儲容量= =字數字數 字長字長v存儲速度：存儲速度： 存取時間（存取時間（Memory Access TimeMemory Access Time）：啟動一次存儲器操作到完）：啟動一次存儲器操作到完成該操作所需的全部時間成該操作所需的全部時間。 存

4、取存取時間愈短，性能愈好。時間愈短，性能愈好。 存取寬度：一次訪問存儲器所能存取的數據位數存取寬度：一次訪問存儲器所能存取的數據位數存儲器的技術指標 可靠性：存儲器的抗干擾能力和正確存取性能可靠性：存儲器的抗干擾能力和正確存取性能 功耗：存儲器工作的耗電量。功耗：存儲器工作的耗電量。 性價比：不僅包含存儲元件的價格，還包括外圍電路價格。性價比：不僅包含存儲元件的價格，還包括外圍電路價格。v存儲容量、速度和價格的關系：存儲容量、速度和價格的關系： 相互制約相互制約 速度快的存儲器往往價格較高，容量也較小。速度快的存儲器往往價格較高，容量也較小。存儲器的技術指標v對存儲器的目標：容量大、速度快、價

5、格低對存儲器的目標：容量大、速度快、價格低 但是但是沒有沒有符合要求的符合要求的類型類型如何解決？ 體系結構體系結構 多種類型組合在一起，多種類型組合在一起，形成存儲器系統(tǒng)形成存儲器系統(tǒng)分級存儲結構v存儲系統(tǒng)的結構 開放式的結構開放式的結構 編程者自己決定使用哪個部件，自己編寫程序編程者自己決定使用哪個部件，自己編寫程序 隱含結構隱含結構 編程模型：只針對單一存儲器，唯一地址空間，機器自動映射編程模型：只針對單一存儲器，唯一地址空間，機器自動映射分級存儲結構v分級存儲器結構 分級的原因：分級的原因： 解決存儲器大容量、高速度與低價格之間的矛盾。解決存儲器大容量、高速度與低價格之間的矛盾。 多級

6、存儲器多級存儲器寄存器組寄存器組高速緩沖存儲器高速緩沖存儲器主存儲器主存儲器外存儲器外存儲器分級存儲結構v高速緩沖存儲器高速緩沖存儲器 CacheCache存取速度比主存要快一個數量級，接近存取速度比主存要快一個數量級，接近CPUCPU的處理速度。的處理速度。 片內片內CacheCache集成在集成在CPUCPU芯片中，片外芯片中，片外CacheCache位于主板上。位于主板上。v訪問過程訪問過程緩存容量較小，如何保證能在緩存中找到所需要的數據？分級存儲結構v程序訪問的局部性原理程序訪問的局部性原理 處理器在一段時間內訪問的存儲單元，都趨向于存在于一個較小的連續(xù)區(qū)域中 程序訪問特點程序訪問特點

7、 數據訪問特點數據訪問特點 緩存能提高訪問速度的理論依據緩存能提高訪問速度的理論依據分級存儲結構v緩存緩存主存主存 從從CPUCPU角度看，角度看，緩存主存緩存主存這一層次的速度接近于緩存這一層次的速度接近于緩存CacheCache，而而其容量其容量和價格卻和價格卻接近于主存。接近于主存。 提高了存取速度，解決了速度和成本的矛盾。提高了存取速度，解決了速度和成本的矛盾。v主存主存外存外存 速度接近于主存，而容量卻接近于外存，平均價位接近于低速、速度接近于主存，而容量卻接近于外存，平均價位接近于低速、廉價的外存，解決了容量和成本的矛盾。廉價的外存，解決了容量和成本的矛盾。 分級存儲結構第七章存儲

8、器第二節(jié)RAM&ROMv易失性存儲器易失性存儲器 特點：斷電后信息消失。特點：斷電后信息消失。vRAM:RAM: SRAMSRAM：六管：六管MOSMOS觸發(fā)器。觸發(fā)器。 DRAMDRAM：由單管組成，需定時刷新。：由單管組成，需定時刷新。 RAM典型的存儲器芯片vSRAMSRAM存儲位元存儲位元 使用雙穩(wěn)態(tài)觸發(fā)器表示使用雙穩(wěn)態(tài)觸發(fā)器表示0 0和和1 1。 “1”“1”狀態(tài)：狀態(tài)：T1T1截止，截止，T2T2導通導通 “0”“0”狀態(tài)：狀態(tài)：T2T2截止，截止，T1T1導通導通 不掉電的情況下，信息穩(wěn)定保不掉電的情況下，信息穩(wěn)定保持（靜態(tài)）。持（靜態(tài)）。 存取速度快存取速度快六管六管M

9、OS靜態(tài)存儲器結構靜態(tài)存儲器結構典型的存儲器芯片vDRAM存儲單元 利用電容存儲電荷來保存信息T：門控管 C： 電容不掉電的情況下，信息也會丟失，需要不斷刷新。刷新：經過一段時間后，信息可能丟失，需要重寫 存取速度慢，集成度高（容量大）單管單管MOS動態(tài)存儲器結構動態(tài)存儲器結構vDRAMDRAM的刷新的刷新 刷新間隔時間：DRAM允許的最大信息保持時間 采用讀出方式進行刷新 刷新周期：從上一次刷新結束到下一次對整個DRAM全部刷新一遍為止的時間間隔。 大小主要取決于電容電荷的泄漏速度，一般為2ms、4ms、8ms或更長。典型的存儲器芯片v集中式刷新 在刷新周期內，集中時間連續(xù)地對全部存儲單元逐

10、行刷新一遍。 在刷新操作期間，不允許CPU對存儲器進行正常的訪問。 優(yōu)點：讀寫操作時不受刷新工作的影響，系統(tǒng)的存取速度比較高。 主要缺點：在集中刷新期間必須停止讀寫，這一段時間稱為“死區(qū)”而且存儲容量越大，死區(qū)就越長。 正常的存儲器訪問刷新1936s（3872 個周期） 64s（128 個周期） 2ms（4000 個存取周期） 03871138723999v分散式刷新 把對每行存儲單元的刷新分散到每個系統(tǒng)存取周期內完成。此時系統(tǒng)存取周期被分為兩部分，周期前半段時間進行正常的存儲器訪問，后半段時間進行刷新操作。 在一個系統(tǒng)存取周期內刷新存儲矩陣中的一行。 增加了系統(tǒng)的存取周期。 優(yōu)點：沒有死區(qū)。

11、 缺點：刷新過于頻繁。系統(tǒng)存取周期是存儲芯片存取周期的兩倍，降低了訪問存儲器的速度。刷新128s（128 個系統(tǒng)周期） 讀/寫刷新讀/寫刷新讀/寫存取周期系統(tǒng)周期0.5s 0.5sv異步式刷新 把刷新操作平均分配到整個最大刷新間隔內進行。 相鄰兩行的刷新間隔為：最大刷新間隔時間行數2ms（4000 個存取周期） 讀/寫刷新15s0.5s讀/寫刷新15s0.5s1 128 vRAM芯片 大量存儲位元按一定的規(guī)則排列起來構成了存儲體。 存儲體、讀寫電路、譯碼驅動電路、控制電路等集成在一塊芯片上，組成各種不同類型的存儲芯片。地址總線地址寄存器MAR地址譯碼器地址驅動電路存儲體存儲體 讀寫電路數據寄存

12、器MDR數據總線存儲控制電路存儲控制電路 讀信號 寫信號v存儲芯片的內部組成 線性組成 所有存儲單元線性排成一列 每一個存儲單元中的多個存儲位元的字驅動線連在一起，構成字線；位線分別連接到相應的數據線。 當地址位數n較大時，譯碼器的規(guī)模隨之增大很多，導致電路復雜，譯碼時間很長，存儲芯片的速度太慢。 地地址址譯譯碼碼器器 A34 位地址A2A1A00,0字線字線 0 1,0字線字線 1 15,0字線字線 15 讀寫控制電路讀寫控制電路 D0數據讀寫信號R/W片選信號 CS0,11,115,1D1一個字v 二維組成 所有存儲單元排列成矩陣形式，將地址分成兩組，分別送給X方向和Y方向的兩個譯碼器，在

13、行和列的交叉點共同選擇一個存儲單元，對其進行讀寫操作。 一個采用二維組成的16字1位的存儲芯片 適合于構造大容量的存儲芯片 。X 地地址址譯譯碼碼器器 A32 位地址A2A1A00,0X00,10,31,0X11,11,32,0X22,12,3讀寫控制電路數據 D讀寫信號 R/W片選信號 CS0,21,22,23,0X33,13,33,2Y 地址譯碼器地址譯碼器 2 位地址Y0Y1Y2Y3vSRAMSRAM存儲器存儲器 v 組成： 存儲矩陣存儲矩陣 地址譯碼器地址譯碼器 控制邏輯控制邏輯 三態(tài)數據緩沖器三態(tài)數據緩沖器 典型的存儲器芯片vSRAM芯片讀操作周期和寫操作周期的時序圖 tRC地址tC

14、OCS數據tOTDtA（a）讀周期tWC地址tDWCS數據tDH（b）寫周期R/WtAWtWtWRtRC：讀周期時間tA： 讀出時間tCO：片選到數據輸出延遲tOTD：從片選無效后到數據 還能保持的時間tWC：寫周期時間tW： 寫數時間tAW： 滯后時間tWR：寫恢復時間tDW：數據有效時間tDH：寫信號無效后數據維持時間 SDRAM-同步動態(tài)存儲器 DDR-雙倍速率內存 (DDR2DDR3DDR4DDR5等)內存典型的存儲器芯片v地址譯碼器地址譯碼器 ：對地：對地址信號進行譯碼，址信號進行譯碼，選擇存儲單元。選擇存儲單元。 線性譯碼線性譯碼( (單譯碼單譯碼) )只用只用一個地址譯碼器一個地

15、址譯碼器電路譯碼，譯碼輸出電路譯碼，譯碼輸出的選擇線直接選中存的選擇線直接選中存儲單元。儲單元。 復合譯碼：復合譯碼： n n位地址分位地址分為行、列地址分別譯碼，為行、列地址分別譯碼，只有只有X X向和向和Y Y向的選擇線向的選擇線同時選中的存儲單元，同時選中的存儲單元，才能進行讀或寫操作。才能進行讀或寫操作。 特點：復合譯碼所需選特點：復合譯碼所需選擇線數目少，適用于大擇線數目少，適用于大容量的存儲器。容量的存儲器。 典型的存儲器芯片vDRAM的構成 地址：分行地址和列地址兩次送入。 RAS有效時，行地址送入行地址鎖存器 CAS有效時，列地址送入列地址鎖存器4M4位的位的DRAM 典型的存

16、儲器芯片v動態(tài)RAM芯片讀操作周期和寫操作周期的時序圖 RAStCYCtRASCAS地址tASRtAHtAHtASCtCAStRCStRCHtCACtDOHtRAC數據輸出有效tCYC：讀周期時間tRAS：RAS脈沖寬度tCAS：CAS脈沖寬度tRCS：讀命令建立時間tRCH：讀命令保持時間tDOH：數據輸出保持時間（a）讀周期數據R/W行地址列地址RAStCYCtRASCAStCAStRWLtCWLR/WR/W數據tDStDHtCYC：寫周期時間tWCH：寫命令保持時間tWP：寫命令脈沖寬度tRWL：從寫命令開始到RAS變?yōu)闊o效的時間tCWL：從寫命令開始到CAS變?yōu)闊o效的時間tDS：寫入數

17、據建立時間tDH：寫入數據保持時間tWCHtWP（b）寫周期地址SRAM和DRAM的對比比較內容SRAMDRAM存儲信息0和1的方式雙穩(wěn)態(tài)觸發(fā)器極間電容上的電荷電源不掉電時 信息穩(wěn)定信息會丟失刷新不需要需要集成度低高容量小大價格高低速度快慢適用場合Cache主存v只讀存儲器ROM 存儲的信息只能讀出，不能隨機改寫或存入， 特點：非易失性斷電后信息不會丟失編程：指往只讀存儲器中寫入數據的過程。 v 根據可編程的方式和頻度的不同，只讀存儲器可分為： 掩膜式ROM(MaskROM) 可編程PROM(ProgrammableROM) 可擦除EPROM(ErasablePROM) 電可擦EEPROM(E

18、lectricallyEPROM) 快擦寫ROM(FlashROM)內存v掩膜式ROM( MROM ) 生產廠家在制造芯片時將數據寫入芯片，用戶不能更改存儲器的內容，只能讀出數據使用。 可靠性高，集成度高，批量生產之后價格便宜，但靈活性差。v一次可編程ROM（PROM） 芯片生產時，所有存儲單元均被寫成“0”或均被寫成“1” 用戶可以根據需要寫一次。只讀存儲器雙極固定掩膜式雙極固定掩膜式ROM ROM vPROM存儲位元的基本結構 全“1”熔斷絲型 全“0”肖特基二極管型v紫外線可擦除的PROM（EPROM） 高壓寫入 紫外線光照擦除 不能在線進行擦除和編程 單個SIMOS管構成的存儲位元只讀

19、存儲器和閃速存儲器 電可擦除的PROM（EEPROM或E2PROM） 用電在線擦除和編程的，重編程只需幾秒鐘。 它可以擦除和編程單個存儲單元或者數據塊。 浮柵隧道氧化層MOS存儲管 v閃速存儲器v簡稱閃存，是由Intel公司于80年代后期首先推出的。它是一種高密度、非易失性的可讀/寫存儲器。 vFlash存儲器的兩種單管疊柵存儲位元結構 v非易失性存儲器非易失性存儲器 只讀存儲器只讀存儲器(ROM)(ROM)只讀存儲器只讀存儲器ROMROM在使用過程中在使用過程中, ,只能讀出存儲的信息只能讀出存儲的信息, ,而不能用通常而不能用通常的方法寫入信息。的方法寫入信息。 可可擦除的擦除的PROM

20、(EPROM) PROM (EPROM) 用戶用戶按規(guī)定方法可多次改寫內容按規(guī)定方法可多次改寫內容, ,改寫時先用紫外線擦除改寫時先用紫外線擦除ROM典型的存儲器芯片 電可擦除的電可擦除的PROM (E2PROM) PROM (E2PROM) 能能以字節(jié)為單位進行擦除和改寫以字節(jié)為單位進行擦除和改寫, ,并可直接在機器內進并可直接在機器內進行擦除和改寫。行擦除和改寫。 閃速存儲器閃速存儲器(Flash Memory)(Flash Memory)E E2 2PROM-2832APROM-2832A容量：容量：4K4K* *8 bit 8 bit v ROM存儲芯片的外封裝特性 如果一個芯片有2n

21、個字，每個字有m位，則它有： n個地址輸入An-1A0 m個數據輸出Dm-1D0 一個片選信號 除了掩膜式ROM，所有其它的ROM都有一個編程控制輸入端（VPP），芯片編程器用它來向芯片寫入數據。只讀存儲器和閃速存儲器控制邏輯A0 2K8 位 存儲矩陣數據緩沖區(qū)D0 PD/PGM CS 譯碼 X Y 控制Y 譯碼 A1 A6 A7 A10 地址輸入D1 D7 數據VCC 地 VPP 2716型EPROM（2K8位）的內部結構圖 對于存儲器芯片，需要了解：v芯片的地址線、數據線、片選線和讀寫控芯片的地址線、數據線、片選線和讀寫控制線制線 地址線條數決定了有多少個存儲單元；地址線條數決定了有多少個

22、存儲單元； 數據線條數表明每個存儲單元所能存儲的二進制數據線條數表明每個存儲單元所能存儲的二進制數的位數。數的位數。典型的存儲器芯片nDRAMDRAM存儲器芯片存儲器芯片存儲容量：存儲容量：64K64K1 1位（位（64K64K個存?zhèn)€存儲單元，每單元儲單元，每單元1 1位）位）存儲矩陣：存儲矩陣：4 4個個128128* *128128地址引腳：地址引腳：8 8條條 RAS#RAS#有效時送有效時送8 8位行地址位行地址 CAS#CAS#有效時送有效時送8 8位列地址位列地址數據線：輸入、輸出分開（數據線：輸入、輸出分開（D DININ、D DOUTOUT） 。典型的存儲器芯片存儲器存儲器應用

23、應用SRAMSRAMDRAMDRAMROMROMPROMPROMEPROMEPROME2PROME2PROMFlash MemoryFlash MemoryCacheCache計算機主存計算機主存固定程序，微程序控制器固定程序，微程序控制器用戶自編程序，工業(yè)控制機或電器用戶自編程序，工業(yè)控制機或電器用戶編寫并可修改程序，產品試制階段程序用戶編寫并可修改程序，產品試制階段程序ICIC卡上存儲器卡上存儲器固態(tài)盤、固態(tài)盤、ICIC卡卡第七章存儲器第三節(jié)主存的設計v主存儲器的組成 地址內容組織形式v存儲器芯片的構成 存儲體 地址譯碼和驅動電路 讀寫電路 存儲控制電路：根據來自I/O或CPU的讀寫控制信

24、號，產生一系列時序信號，控制存儲器完成讀寫操作。 一個存儲體的例子： 每個存儲單元可以存放4個字節(jié)，稱其寬度為4字節(jié) 字節(jié)和字的定義 字節(jié)是8bit 字2字節(jié)/4字節(jié)v大小端存儲模式 小端(little-endian):將低序字節(jié)存儲在起始地址X86結構ARMDSP 大端(big-endian):高序字節(jié)存儲在起始地址C51PowerPCv對準存放與非對準存放 對準存放：信息存放的起始地址必須是該信息寬度（字節(jié)數）的整數倍。 非對準存放的缺陷：訪存次數增加存儲器v單片存儲器芯片容量有限&講授：存儲器接口設計v為某地址總線為20位的8位微機系統(tǒng)設計一個容量為20KB的存儲器子系統(tǒng)。 其中

25、SRAM容量為4KB，ROM容量為16KB。設計任務假設：假設：SRAM采用采用2114芯片，芯片， ROM采用采用2732芯片芯片存儲器容量的擴展方法%問題1：如何擴展存儲容量？存儲容量存儲容量=字數字數位數位數 J 存儲器容量的擴展方法存儲器容量的擴展方法 從位數方向擴展從位數方向擴展 位擴展位擴展 從字數方向擴展從字數方向擴展 字擴展字擴展 從字長和位數兩個方向擴展從字長和位數兩個方向擴展 字位擴展字位擴展 存儲器位寬存儲器位寬 數據總線寬度數據總線寬度 處理器字長處理器字長 = = 01011101 = v在在8位的微機系統(tǒng)中使用位的微機系統(tǒng)中使用2114芯片（芯片（1K4位）位）位擴

26、展高四位高四位低四位低四位八位八位v1K4位的位的SRAM芯片芯片 1K8位的位的SRAM存儲器存儲器 v位擴展法 存儲器芯片的存儲器芯片的數據位不能滿足讀寫的基本要求數據位不能滿足讀寫的基本要求 時進行時進行J 位擴展連接規(guī)則：位擴展連接規(guī)則： 多個同字數的存儲器芯片的地址、片選、讀多個同字數的存儲器芯片的地址、片選、讀/ /寫寫 端相應并聯(lián)端相應并聯(lián) 數據引腳各自連接到數據總線的不同位數據引腳各自連接到數據總線的不同位位擴展存儲器容量的擴展方法000000000000高位地址低位地址1K8位的位的SRAM存儲器存儲器 4K8位位000H3FFH 000HFFFH00111111111101

27、0000000000011111111111100000000000101111111111110000000000111111111111vCPU對存儲單元的訪問過程：片選：選擇存儲器芯片。字選：再從選中的芯片中依照地址碼選擇相應的存儲單元讀寫數據。J 連接規(guī)則：連接規(guī)則： 芯片的數據線、讀芯片的數據線、讀/ /寫控制線并聯(lián)寫控制線并聯(lián) 低位地址線連接到芯片地址引腳低位地址線連接到芯片地址引腳完成字選完成字選 高位地址高位地址得到片選信號得到片選信號 字擴展字擴展 % 問題問題2 2：高位地址如何產生片選信號？：高位地址如何產生片選信號？存儲器容量的擴展方法存儲器片選信號的產生方法v線選法：

28、用高位地址中的某一位直接作為存儲器芯片的片選信號CS#A15A11A0A12 CSCS CS CSA14A13(2)(1)(0)(3)芯芯片片A19 A16A15A14 A13 A12A11A0可用地址空間可用地址空間0123 1 1 1 0 1 1 0 1 1 0 1 1 0 1 1 1全全0全全1全全0全全1全全0全全1全全0全全1E000HEFFFHD000HDFFFHB000HBFFFH7000H7FFFH線選法 片選方法線選法片選方法線選法 優(yōu)點：優(yōu)點： 電路簡單，不需外加邏輯電路。電路簡單，不需外加邏輯電路。缺點：缺點： 不能充分利用系統(tǒng)的存儲空間不能充分利用系統(tǒng)的存儲空間 地址空

29、間不連續(xù)地址空間不連續(xù) 地址重疊地址重疊適用于存儲容量較小的簡單微機系統(tǒng)適用于存儲容量較小的簡單微機系統(tǒng)存儲器片選信號的產生方法v怎樣才能充分的利用地址空間？ N N位地址線可以產生？個信號位地址線可以產生？個信號 每個信號對應一個存儲器芯片每個信號對應一個存儲器芯片v如何避免地址重復？存儲器片選信號的產生方法2n全譯碼法增加譯碼器譯碼器所有地址線所有地址線都參與選擇都參與選擇IO/M 片選方法全譯碼法片選方法全譯碼法 全譯碼法 A13A12VccA19 A14A11A0.BAE32:4 Y2E2E1芯片芯片A19 A14A13 A12A11A0可用地址空間可用地址空間012300000000

30、0000000000000000 0 0 0 1 1 0 1 1全全0全全1全全0全全1全全0全全1全全0全全100000H00FFFH01000H01FFFH02000H02FFFH03000H03FFFH全譯碼法 片選方法全譯碼法片選方法全譯碼法 優(yōu)點：優(yōu)點：地址范圍唯一而且連續(xù)地址范圍唯一而且連續(xù) 不會產生地址重疊現(xiàn)象不會產生地址重疊現(xiàn)象 缺點：缺點：對譯碼電路要求較高對譯碼電路要求較高 適用于存儲器芯片較多的系統(tǒng)適用于存儲器芯片較多的系統(tǒng) 存儲器片選信號的產生方法 片選方法部分譯碼法片選方法部分譯碼法 方法：將高位地址線中某幾位方法：將高位地址線中某幾位( (不是全部高位不是全部高位)

31、 )地址經過譯碼器地址經過譯碼器譯碼，作為片選信號譯碼，作為片選信號線選法和全譯碼法的混合方式。線選法和全譯碼法的混合方式。存在地址重疊問題。存在地址重疊問題。存儲器片選信號的產生方法 字擴展：全譯碼法 1K1K8 8位的存儲器擴展為位的存儲器擴展為4K4K8 8位存儲器。位存儲器。存儲器容量的擴展方法D0D7A0A9A10A192:4地址譯地址譯碼器碼器D0 D7 A0A91k1k8 8CED0 D7 A0A91k1k8 8CED0 D7 A0A91k1k8 8CED0 D7 A0A91k1k8 8CEv字位擴展法字向和位向均不能滿足要求時需進行字向和位向同時擴展。對存儲器芯片進行分組，組內

32、采用位擴對存儲器芯片進行分組，組內采用位擴展法連接（數據線連接不同），組間采用展法連接（數據線連接不同），組間采用字擴展法連接（片選線連接不同）。字擴展法連接（片選線連接不同）。存儲器容量的擴展方法 歸納：存儲器容量擴展的關鍵在于存儲歸納：存儲器容量擴展的關鍵在于存儲器芯片與器芯片與DB、AB、CB的連接的連接與與DB的連接的連接:根據芯片的數據位決定是否需根據芯片的數據位決定是否需要位擴展。要位擴展。與與AB的連接的連接:保證對存儲器的所有單元正確保證對存儲器的所有單元正確尋址。尋址。與與CB的連接的連接:片選、讀寫控制線。片選、讀寫控制線。存儲器容量的擴展方法小 結n 存儲器容量的擴展方法

33、存儲器容量的擴展方法字擴展、位擴展、字位擴展字擴展、位擴展、字位擴展 n 存儲器片選信號的產生方法存儲器片選信號的產生方法線選法、全譯碼法、部分譯碼法線選法、全譯碼法、部分譯碼法思考：如果由低位地址產生片選信號，會產生什么影響？ 單機系統(tǒng)中，主存與CPU速度的不匹配是高速計算的瓶頸。v提高存儲系統(tǒng)性能的主要措施 存取速度角度： 尋找高速元件 結構角度： 采用層次結構 采用高速緩沖存儲器 存取寬度角度： 增加存儲器的字長 采用并行操作的雙端口存儲器 采用多模塊交叉存儲器v并行主存系統(tǒng) 在一個主存周期內能并行讀寫多字的主存系統(tǒng) 有效地提高存儲器的帶寬。v并行主存系統(tǒng)實現(xiàn)途徑 空間并行：雙端口存儲器

34、 時間并行：單體多字、多體并行并行主存系統(tǒng)并行主存系統(tǒng)v雙端口存儲器工作原理 具有兩個彼此獨立的讀/寫口。 每個讀/寫口都有一套獨立的地址寄存器和譯碼電路。 可以并行地獨立工作。v應用場合 內存：雙端口一個面向CPU，另一個面向外設。 顯存：一個供CPU訪問，另一個供視頻顯示電路。存儲體存儲體地址寄存器地址寄存器譯碼譯碼地址地址A數據數據A地址寄存器地址寄存器譯碼譯碼地址地址B數據數據BIDT7133的邏輯框圖v單體單字存儲器 字長與CPU的字長相同，每次只能訪問一個存儲字。 假設存儲器的訪問周期是TM，字長為W位，帶寬為：并行主存系統(tǒng)數據寄存器數據寄存器 W W 位位 地址寄存器地址寄存器 L L 普通存儲器普通存儲器MMTWBv單體多字存儲器 存儲器能夠