數(shù)?；旌闲盘栯娐吩O(shè)計_第一講

1、華僑大學(xué)IC設(shè)計中心數(shù)?；旌闲盘柤呻娐吩O(shè)計數(shù)?；旌闲盘柤呻娐吩O(shè)計第一講 概論華僑大學(xué)電子與信息工程學(xué)院電子工程系楊驍 凌朝東華僑大學(xué)IC設(shè)計中心 Ch.1概述2系統(tǒng)集成n人們總是希望電子產(chǎn)品的功能豐富，體積?。还こ處焸円恢背@個目標(biāo)努力,使得系統(tǒng)集成技術(shù)不斷的發(fā)展n1970年代的電腦，其體積非常龐大，計算速度非常慢；現(xiàn)在？華僑大學(xué)IC設(shè)計中心 Ch.1概述3系統(tǒng)整合技術(shù)的演變n電路板上的系統(tǒng)整合(System-on-Board, SOB):將分立元件在PCB板上進行導(dǎo)線的互連，連線太多，電性能受到極大的影響。nSIP(System in Package)整合技術(shù):是一種封裝技術(shù)，指將多種

2、IC芯片和多種電子元器件 封裝在一起；nSOC（system on chip，系統(tǒng)級芯片）是將系統(tǒng)的多種功能集成在單一的芯片上，并加以封裝便形成了一個系統(tǒng)級芯片。華僑大學(xué)IC設(shè)計中心 Ch.1概述4nSOC（system on chip，系統(tǒng)級芯片）與SIP是當(dāng)今電子產(chǎn)業(yè)最熱門的兩項技術(shù)。在IC領(lǐng)域內(nèi)，SOC是最高級的芯片；在IC封裝領(lǐng)域，SIP是最高級的封裝。兩者都可以達到系統(tǒng)級的性能。從設(shè)計角度出發(fā)，希望在芯片上實現(xiàn)系統(tǒng)的功能。在理想的情況下，SOC可以實現(xiàn)最低的成本、最小的尺寸和最優(yōu)的性能。但是到目前為止，采用SOC方案還無法解決非硅芯片（如GaAs、GeSi芯片）和MEMS晶片的集成。

3、若從封裝的角度出發(fā)，作為另外一種解決方案，系統(tǒng)級封裝(SIP)得到越來越多的關(guān)注華僑大學(xué)IC設(shè)計中心 Ch.1概述5nSOC是最近十幾年才出現(xiàn)的概念，是將系統(tǒng)的多種功能集成在單一的芯片上，并加以封裝便形成了一個系統(tǒng)級芯片。通常是將MPU、DSP圖像處理、存儲器、RF和邏輯電路集成在一起。這種芯片包括專用集成電路（ASIC），可以滿足高端計算機、3G通訊、網(wǎng)絡(luò)服務(wù)器等的應(yīng)用需要。華僑大學(xué)IC設(shè)計中心 Ch.1概述6nSIP與SOC是兩項平行發(fā)展的系統(tǒng)集成技術(shù)，它們都順應(yīng)了電子產(chǎn)品高性能、多功能、小型化、輕量化和高可靠性的發(fā)展趨勢。從發(fā)展的歷程來看，SOC與SIP是極為相似的，兩者均希望將邏輯組件

4、、數(shù)字、模擬、無源器件整合在一個單元中。然而就發(fā)展方向而言，兩者有很大的不同：SOC是從設(shè)計的角度出發(fā)，目的是將一個系統(tǒng)整合到一塊IC芯片上去；而SIP則是由封裝的角度出發(fā)，將不同功能的芯片整合于一個電子封裝結(jié)構(gòu)體內(nèi)。華僑大學(xué)IC設(shè)計中心 Ch.1概述7nSIP與SOC各有所長。SIP的優(yōu)點是可實現(xiàn)高功能、開發(fā)周期短、低價格等。SOC優(yōu)點是低功耗、高性能、實裝面積小等。兩者互為促進，協(xié)同發(fā)展，并都可以實現(xiàn)系統(tǒng)集成。用戶可以根據(jù)自己的實際情況作出最佳的選擇。華僑大學(xué)IC設(shè)計中心 Ch.1概述8SoC例子例子DADAADAD9090BasebandprocessingTRx calibration

5、 TRx controlTRx performanc enhancementMulti-bandMulti-mode Antenna InterfaceTRx architecturesRF/Analog ICSignal Processing &Digital ASICMixed Signal ICSoC/SoP trade-offsSoC/SoP design methodologyNoise coupling/ Interference issuesAdaptive front-end designControl signals華僑大學(xué)IC設(shè)計中心 Ch.1概述9低中頻接收機架構(gòu)

6、華僑大學(xué)IC設(shè)計中心 Ch.1概述10數(shù)模混合電路設(shè)計流程數(shù)?；旌想娐吩O(shè)計流程數(shù)字設(shè)計算法設(shè)計算法設(shè)計模擬設(shè)計數(shù)字版圖數(shù)?；旌向炞C模擬版圖數(shù)模混合驗證Tape-out華僑大學(xué)IC設(shè)計中心 Ch.1概述11數(shù)?；旌闲盘柗抡鏀?shù)模混合信號仿真指基于節(jié)點積分分析的瞬態(tài)模擬仿真方法指基于節(jié)點積分分析的瞬態(tài)模擬仿真方法 f1(x1, x2,) =0 f2(x1, x2,) =0 1.模擬信號模擬模擬信號模擬用高斯消去法用高斯消去法 求解線性方程求解線性方程華僑大學(xué)IC設(shè)計中心 Ch.1概述12數(shù)模混合信號仿真數(shù)?；旌闲盘柗抡媸侵富谒沙谒惴ǖ挠墒录?qū)動的一種仿真模擬方式。是指基于松弛算法的由事件驅(qū)動的一種

7、仿真模擬方式。1 234事件驅(qū)動事件驅(qū)動 ： testbench松弛算法松弛算法2.數(shù)字信號模擬數(shù)字信號模擬華僑大學(xué)IC設(shè)計中心 Ch.1概述13以特定的組合方式處理電路中的模擬數(shù)字信號的仿真過程以特定的組合方式處理電路中的模擬數(shù)字信號的仿真過程3. 混合信號模擬混合信號模擬模擬信號模擬信號仿真器仿真器 單仿真器架構(gòu)單仿真器架構(gòu)雙仿真器架構(gòu)雙仿真器架構(gòu)模擬模擬信號信號數(shù)字?jǐn)?shù)字信號信號簡化簡化模擬模擬信號信號模擬信號模擬信號仿真器仿真器 數(shù)字信號數(shù)字信號仿真器仿真器 模擬模擬信號信號數(shù)字?jǐn)?shù)字信號信號數(shù)模混合信號仿真數(shù)?；旌闲盘柗抡嫒A僑大學(xué)IC設(shè)計中心 Ch.1概述14混合仿真環(huán)境混合仿真環(huán)境仿真

8、輸出數(shù)據(jù)庫仿真輸出數(shù)據(jù)庫Verilog-XLSpetreIPCCadence spetreverilog解決方案解決方案 IPC = interprocess communication 3. 混合信號模擬混合信號模擬數(shù)?；旌闲盘柗抡鏀?shù)?；旌闲盘柗抡嫒A僑大學(xué)IC設(shè)計中心 Ch.1概述15MMSIM : Virtuoso Multi-Mode SimulationnCadence MMSIM是電子設(shè)計行業(yè)首個端到端的定制IC仿真與驗證解決方案。使用通用、全集成的網(wǎng)表和模型數(shù)據(jù)庫來仿真射頻、模擬、存儲器和混合信號設(shè)計及設(shè)計模塊。Cadence MMSIM能夠讓設(shè)計者在仿真引擎間自由切換，而不產(chǎn)生任

9、何兼容或解釋問題，從而提高了一致性、精確性和設(shè)計覆蓋面，同時縮短了時間周期并降低了風(fēng)險。整體效果是該產(chǎn)品降低了采用、支持和擁有成本，并加快了產(chǎn)品上市時間。Virtuoso MMSIM 提供了整體、集成化的仿真解決方案和共享的許可模型，可更好地滿足各種用戶需求。該解決方案包括Virtuoso Spectre Circuit Simulator、Virtuoso 這些仿真器都包含分層次的配置，針對不同的設(shè)計復(fù)雜性均有針對性的增強。所有這些都緊密集成在Virtuoso平臺模擬設(shè)計環(huán)境中。華僑大學(xué)IC設(shè)計中心 Ch.1概述16Cadence Muti-Mode仿真仿真(MMSIM)解決方案解決方案 模

10、擬信號仿真模擬信號仿真混合信號仿真混合信號仿真射頻信號仿真射頻信號仿真芯片級電路驗證芯片級電路驗證 Cadencespetreverilog數(shù)?；旌闲盘柗抡鏀?shù)?；旌闲盘柗抡嫒A僑大學(xué)IC設(shè)計中心 Ch.1概述171. 數(shù)模混合設(shè)計數(shù)字設(shè)計算法設(shè)計模擬設(shè)計數(shù)字版圖數(shù)?；旌向炞C模擬版圖數(shù)?；旌向炞CTape-out數(shù)字設(shè)計模擬設(shè)計混合原理圖建立層次化文件配置仿真環(huán)境仿 真 驗 證數(shù)?；旌闲盘柗抡鏀?shù)?；旌闲盘柗抡嫒A僑大學(xué)IC設(shè)計中心 Ch.1概述18大部分電路使用大部分電路使用verilog仿真器仿真；仿真器仿真；指定的關(guān)鍵部分電路使用模擬仿真器以達到高精度指定的關(guān)鍵部分電路使用模擬仿真器以達到高精度.

11、2.大型數(shù)字系統(tǒng)仿真數(shù)?；旌闲盘柗抡鏀?shù)?；旌闲盘柗抡嫒A僑大學(xué)IC設(shè)計中心 Ch.1概述19A:用作信用作信 號發(fā)生器。號發(fā)生器。仿真的時候，需要不少的激勵信號，而且有著嚴(yán)格的時序關(guān)仿真的時候，需要不少的激勵信號，而且有著嚴(yán)格的時序關(guān)系，要是用系，要是用pulse電源或是別的什么電源來做的話，可要累死電源或是別的什么電源來做的話，可要累死人的。用人的。用verilog寫模塊的寫模塊的foundational，就，就 可以比較方便快可以比較方便快捷的構(gòu)成一個信號發(fā)生器。捷的構(gòu)成一個信號發(fā)生器。3.仿真提速仿真提速B:節(jié)約模擬的時間。節(jié)約模擬的時間。對于一些成熟的已經(jīng)知道電路輸入輸出特性的電路，可以

12、用對于一些成熟的已經(jīng)知道電路輸入輸出特性的電路，可以用 verilog寫出其特性，這樣的話，模擬的時間可以大大的縮短。寫出其特性，這樣的話，模擬的時間可以大大的縮短。當(dāng)然，還有就是當(dāng)然，還有就是verilog 的老本家的老本家-數(shù)字電路，也可以用數(shù)字電路，也可以用verilog寫出寫出foundational，節(jié)約模擬的時間。，節(jié)約模擬的時間。 數(shù)?；旌闲盘柗抡鏀?shù)?；旌闲盘柗抡嫒A僑大學(xué)IC設(shè)計中心 Ch.1概述201. 數(shù)模混合仿真的環(huán)境數(shù)?；旌戏抡娴沫h(huán)境Cadence 中的中的SpetreverilogSpetreverilog仿真器仿真器華僑大學(xué)IC設(shè)計中心 Ch.1概述212. 數(shù)?；旌?/p>

13、仿真的數(shù)據(jù)流數(shù)?；旌戏抡娴臄?shù)據(jù)流Cadence 中的中的Spetreverilog華僑大學(xué)IC設(shè)計中心 Ch.1概述22混合信號模擬的實現(xiàn)混合信號模擬的實現(xiàn)操作示例操作示例混合信號模擬簡介混合信號模擬簡介混合信號模擬的特點混合信號模擬的特點2134混合信號模擬的實現(xiàn)混合信號模擬的實現(xiàn)建立層次文件建立層次文件數(shù)字?jǐn)?shù)字-模擬電路設(shè)計模擬電路設(shè)計制作頂層文件制作頂層文件設(shè)置仿真環(huán)境設(shè)置仿真環(huán)境仿真仿真數(shù)字設(shè)計模擬設(shè)計制作頂層文件建立層次化文件配置仿真環(huán)境仿 真 驗 證數(shù)字?jǐn)?shù)字-模擬電路設(shè)計模擬電路設(shè)計華僑大學(xué)IC設(shè)計中心 Ch.1概述231.數(shù)數(shù)-模電路設(shè)計模電路設(shè)計 2.數(shù)字電路設(shè)計數(shù)字電路設(shè)計3

14、. 模擬電路設(shè)計模擬電路設(shè)計數(shù)字?jǐn)?shù)字-模擬電路設(shè)計模擬電路設(shè)計華僑大學(xué)IC設(shè)計中心 Ch.1概述241.數(shù)數(shù)-模電路設(shè)計模電路設(shè)計數(shù)字?jǐn)?shù)字-模擬電路設(shè)計模擬電路設(shè)計schemetic計數(shù)器計數(shù)器Verilog-editor時鐘發(fā)生器時鐘發(fā)生器schemetic華僑大學(xué)IC設(shè)計中心 Ch.1概述251.數(shù)數(shù)-模電路設(shè)計模電路設(shè)計數(shù)字?jǐn)?shù)字-模擬電路設(shè)計模擬電路設(shè)計LibVerilogschemsymboCounter_1Clk_1華僑大學(xué)IC設(shè)計中心 Ch.1概述261 建立自己的設(shè)計庫建立自己的設(shè)計庫 名字名字 design_1011.數(shù)數(shù)-模電路設(shè)計模電路設(shè)計數(shù)字?jǐn)?shù)字-模擬電路設(shè)計模擬電路設(shè)計

15、華僑大學(xué)IC設(shè)計中心 Ch.1概述271.數(shù)數(shù)-模電路設(shè)計模電路設(shè)計數(shù)字?jǐn)?shù)字-模擬電路設(shè)計模擬電路設(shè)計1.建立一個設(shè)計庫建立一個設(shè)計庫華僑大學(xué)IC設(shè)計中心 Ch.1概述281 在設(shè)計庫中使用在設(shè)計庫中使用Verilog-editor建立一個元件建立一個元件 名字名字 counter_01 視圖視圖 functional2 編輯編輯 verilog文件，輸入文件，輸入counter_1代碼代碼3 符號化符號化counter_01, 生成生成symbol視圖視圖2.數(shù)字電路設(shè)計數(shù)字電路設(shè)計數(shù)字?jǐn)?shù)字-模擬電路設(shè)計模擬電路設(shè)計華僑大學(xué)IC設(shè)計中心 Ch.1概述291.數(shù)數(shù)-模電路設(shè)計模電路設(shè)計數(shù)字?jǐn)?shù)字

16、-模擬電路設(shè)計模擬電路設(shè)計1.建立一個建立一個verilog元件元件華僑大學(xué)IC設(shè)計中心 Ch.1概述302.數(shù)字電路設(shè)計數(shù)字電路設(shè)計數(shù)字?jǐn)?shù)字-模擬電路設(shè)計模擬電路設(shè)計2.輸入輸入verilog代碼代碼華僑大學(xué)IC設(shè)計中心 Ch.1概述312.數(shù)字電路設(shè)計數(shù)字電路設(shè)計數(shù)字?jǐn)?shù)字-模擬電路設(shè)計模擬電路設(shè)計3.生成生成symbol視圖視圖verilogsymbo華僑大學(xué)IC設(shè)計中心 Ch.1概述322.數(shù)字電路設(shè)計數(shù)字電路設(shè)計數(shù)字?jǐn)?shù)字-模擬電路設(shè)計模擬電路設(shè)計3.生成生成symbol視圖視圖華僑大學(xué)IC設(shè)計中心 Ch.1概述332.數(shù)字電路設(shè)計數(shù)字電路設(shè)計數(shù)字?jǐn)?shù)字-模擬電路設(shè)計模擬電路設(shè)計3.生成生

17、成symbol視圖視圖華僑大學(xué)IC設(shè)計中心 Ch.1概述342.數(shù)字電路設(shè)計數(shù)字電路設(shè)計數(shù)字?jǐn)?shù)字-模擬電路設(shè)計模擬電路設(shè)計3.生成生成symbol視圖視圖華僑大學(xué)IC設(shè)計中心 Ch.1概述353.模擬電路設(shè)計模擬電路設(shè)計1 在設(shè)計庫中使用在設(shè)計庫中使用Composer-Schemetic建立一個元件建立一個元件 名字名字 clk_01 視圖視圖 schematic2 編輯編輯 schematic文件，輸入文件，輸入clk_01的電路圖的電路圖數(shù)字?jǐn)?shù)字-模擬電路設(shè)計模擬電路設(shè)計華僑大學(xué)IC設(shè)計中心 Ch.1概述363.模擬電路設(shè)計模擬電路設(shè)計數(shù)字?jǐn)?shù)字-模擬電路設(shè)計模擬電路設(shè)計1.建立一個建立一個

18、schemetic元件元件華僑大學(xué)IC設(shè)計中心 Ch.1概述373.模擬電路設(shè)計模擬電路設(shè)計數(shù)字?jǐn)?shù)字-模擬電路設(shè)計模擬電路設(shè)計2.繪制繪制schemetic原理圖原理圖華僑大學(xué)IC設(shè)計中心 Ch.1概述383.模擬電路設(shè)計模擬電路設(shè)計數(shù)字?jǐn)?shù)字-模擬電路設(shè)計模擬電路設(shè)計2.繪制繪制schemetic原理圖原理圖元件規(guī)格：元件規(guī)格：Pmos W 2.5u L 500n Nmos W 2.5u L 500nRes 200kCap 10pVdc 5華僑大學(xué)IC設(shè)計中心 Ch.1概述39混合信號模擬的實現(xiàn)混合信號模擬的實現(xiàn)數(shù)字?jǐn)?shù)字-模擬電路設(shè)計模擬電路設(shè)計制作頂層文件制作頂層文件數(shù)字設(shè)計模擬設(shè)計制作頂層

19、文件建立層次化文件配置仿真環(huán)境仿 真 驗 證制作頂層文件制作頂層文件華僑大學(xué)IC設(shè)計中心 Ch.1概述40制作頂層文件制作頂層文件1 實際操作中，我們把實際操作中，我們把clk_01 schematic作為頂層文件，直作為頂層文件，直接導(dǎo)入接導(dǎo)入counter_01.華僑大學(xué)IC設(shè)計中心 Ch.1概述41混合信號模擬的實現(xiàn)混合信號模擬的實現(xiàn)數(shù)字?jǐn)?shù)字-模擬電路設(shè)計模擬電路設(shè)計制作頂層文件制作頂層文件數(shù)字設(shè)計模擬設(shè)計制作頂層文件建立層次化文件配置仿真環(huán)境仿 真 驗 證建立層次文件建立層次文件建立層次文件建立層次文件華僑大學(xué)IC設(shè)計中心 Ch.1概述421 建立建立config文件文件 元件名元件名

20、 clk_01 視圖視圖 config 工具工具 Hierarchy Editor 2 把把config文件鏈接到頂層文件文件鏈接到頂層文件 3 把模板選為把模板選為AMS建立層次文件建立層次文件華僑大學(xué)IC設(shè)計中心 Ch.1概述431.建立建立config文件文件數(shù)字?jǐn)?shù)字-模擬電路設(shè)計模擬電路設(shè)計LibVerilogschemsymboCounter_1Clk_1config華僑大學(xué)IC設(shè)計中心 Ch.1概述441.建立建立config文件文件建立層次文件建立層次文件華僑大學(xué)IC設(shè)計中心 Ch.1概述451.建立建立config文件文件建立層次文件建立層次文件2.鏈接頂層文件鏈接頂層文件華僑

21、大學(xué)IC設(shè)計中心 Ch.1概述461.建立建立config文件文件2-3 建立層次文件建立層次文件3.設(shè)置設(shè)置AMS模板模板華僑大學(xué)IC設(shè)計中心 Ch.1概述471.建立建立config文件文件建立層次文件建立層次文件3.設(shè)置設(shè)置spetreverilog模板模板華僑大學(xué)IC設(shè)計中心 Ch.1概述48混合信號模擬的實現(xiàn)混合信號模擬的實現(xiàn)數(shù)字?jǐn)?shù)字-模擬電路設(shè)計模擬電路設(shè)計制作頂層文件制作頂層文件數(shù)字設(shè)計模擬設(shè)計制作頂層文件配置仿真環(huán)境建立層次化文件仿 真 驗 證設(shè)置仿真環(huán)境設(shè)置仿真環(huán)境建立層次文件建立層次文件設(shè)置仿真環(huán)境設(shè)置仿真環(huán)境華僑大學(xué)IC設(shè)計中心 Ch.1概述49 1 進入進入Mixed

22、signal模式模式 2 設(shè)置模式層次顯示設(shè)置模式層次顯示 3 設(shè)置設(shè)置Analog 仿真器仿真器設(shè)置仿真器工作模式設(shè)置仿真器工作模式 spectreVerilog設(shè)置引用工藝庫設(shè)置引用工藝庫ms018_vlp7_spe.lib設(shè)置模擬仿真器激勵設(shè)置模擬仿真器激勵設(shè)置數(shù)字仿真器激勵設(shè)置數(shù)字仿真器激勵testfixture設(shè)置仿真的時長與步長設(shè)置仿真的時長與步長1000u/ 1u/1u設(shè)置繪圖節(jié)點設(shè)置繪圖節(jié)點設(shè)置仿真環(huán)境設(shè)置仿真環(huán)境華僑大學(xué)IC設(shè)計中心 Ch.1概述501.進入進入Mixed signal模式模式設(shè)置仿真環(huán)境設(shè)置仿真環(huán)境華僑大學(xué)IC設(shè)計中心 Ch.1概述512.設(shè)置模式層次顯示設(shè)置模式層次顯示2-4 設(shè)置仿真環(huán)境設(shè)置仿真環(huán)境華僑大學(xué)IC設(shè)計中心 Ch.1概述522.設(shè)置設(shè)置Analog環(huán)境環(huán)境2-4 設(shè)置仿真環(huán)境設(shè)置仿真環(huán)境1.設(shè)置仿真器工作模式設(shè)置仿真器工作模式華僑大學(xué)IC設(shè)計中心 Ch.1概述532. 配置仿真環(huán)境配置仿真環(huán)境2-4 設(shè)置仿真環(huán)境設(shè)置仿真環(huán)境2.設(shè)置引用工藝庫設(shè)置引用工藝庫華僑大學(xué)IC