數(shù)字電路 第2章習題解答

1、2-1一個電路如圖2-43所示，其三極管為硅管，=20，試求：v1小于何值時，三極管T截止，v1大于何值時，三極管T飽和。n解：設(shè)vBE=0V時，三極管T截止。T截止時，IB=0。此時10)10(020IvVCCvIvORCR1R2T=2010k2k10k+10V-10V-VBB圖2-43三極管電路vI=2VT臨界飽和時，vCE=0.7V。此時mAI0465. 010207 . 010BSmAvII0465. 010)10(7 . 027 . 0IBSBvI=4.2V上述計算說明vI4.2V時，T飽和。 2-2 一個電路如圖2-44所示。 已知VCC=6V，VCES=0.2V，ICS=10mA

2、，求集電極電阻RC的值。 已知三極管的=50、VBE =0.7V、輸入高電平VIH=2V，當電路處于臨界飽和時，Rb值應是多少？n解：kIVVR58. 0102 . 06CSCESCCCTRCRbVCCvIvO圖2-44 三極管電路 臨界飽和時，IB=IBS。 mAII2 . 05010CSBSkIVVR5 . 62 . 07 . 02BSBEIb2-3 在圖2-6所示電路中，當電路其他參數(shù)不變，僅Rb減小時，三極管的飽和程度是減輕還是加深？僅RC減小時，三極管的飽和程度是減輕還是加深？n解：Rb減少時，IB增加，在IC不變的前提下，三極管的飽和程度加深了。nRC減小時，ICS增加，在IB不變

3、的前提下，三極管隨著IC增加，飽和程度將減輕。2-4 為什么說TTL與非門輸入端在以下三種接法時,在邏輯上都屬于輸入為0?n輸入端接地; n輸入端接低于0.8V的電源;n輸入端接同類與非門的輸出低電平0.4V。n解：因為TTL與非門的VILmax=0.8V，所以小于、等于0.8V的輸入在邏輯上都為0。2-5 為什么說TTL與非門輸入端在以下三種接法時,在邏輯上都屬于輸入為1? 1.輸入端接同類與非門的輸出高電平3.6V; 2.輸入端接高于2V的電源; 3.輸入端懸空。 解: TTL與非門的VIH(min)=2V，當vI2V時，邏輯上為1。此時，發(fā)射極電流不會從發(fā)射極流出。當輸入端懸空時，因沒有

4、發(fā)射極電流的通路，也不會有發(fā)射極電流從發(fā)射極流出，與輸入端接高電平等效，故TTL門輸入端懸空，邏輯上認為是1。2-6 在挑選TTL門電路時，都希望選用輸入低電平電流比較小的與非門，為什么？n解：負載門的輸入端電流小，驅(qū)動門的負載電流才小，才可能帶更多的門。n2-7 在實際應用中，為避免外界干擾的影響，有時將與非門多余的輸入端與輸入信號輸入端并聯(lián)使用，這時對前級和與非門有無影響？n解：有影響。將使前級拉電流負載隨并聯(lián)輸入端數(shù)成正比例增加。2-8 在用或非門時,對多余輸入端的處理方法同與非門處理方法有什么區(qū)別?與非：接高電平；與非：接高電平；或非：接低電平?；蚍牵航拥碗娖健?A B=A +B2-9

5、 異或門能作為非門使用嗎?為什么?AFBAFBBABAF，01所以一端接高電平即可構(gòu)成非門電路。2-10 根據(jù)圖2-7(a)TTL與非門的電壓傳輸特性、輸入特性、輸出特性和輸入端負載特性，求圖中(b)中的vo1v o7的各個值。3.60.20123vI(V)vO(V)vO(V)iL(mA)00.40.20.60.8510 1520vI(V)iI(mA)-1.41.40123vI(V)RI(k)1.40123 (a)TTL與非門的電壓傳輸特性、輸入特性、輸出特性和輸入端負載特性2-10 根據(jù)圖2-7(a)TTL與非門的電壓傳輸特性、輸入特性、輸出特性和輸入端負載特性，求圖中(b)中的vo1v o

6、7的各個值。圖2-45 TTL與非門的特性及門電路vO12V&vO4&vO53.6V300&vO23V0.3V&vO3懸空&vO64V4.7k&vO73.6VG1G2G10&111(b) TTL與非門的門電路2-13 圖2-43中的(a)、(b)、(c) 三個邏輯電路的功能是否一樣，并分別寫出F1、F2、F3的邏輯表達式CAABCAABFCAABFCAABCAABF2-14寫出圖2-44中的各邏輯電路的輸出F1、F2的邏輯表達式。CDEABEFCDFEABFGE11112G10高阻，高阻，G1G22-14寫出圖2-44中的各邏輯電路的輸出

7、F1、F2的邏輯表達式。BCF 22-17已知幾種門電路及其輸入A、B的波形如圖2-51(a)、(b)所示,試分別寫出F1 F5的邏輯函數(shù)表達式，并畫出它們的波形圖。ABF 1BAF2BABAF3ABBAF4BABAF5ABF1F4F2F3F5題 2-17 波形圖2-20 指出圖2-52中個門電路的輸出是什么狀態(tài)? 已知門電路是74系列TTL電路。2-20 指出圖2-52中個門電路的輸出是什么狀態(tài)?已知門電路是74系列TTL電路。n與非門的三個輸入端接高電平，輸出為Y1=0 n或非門的輸入分別為高、低電平，輸出為Y2=02-20 指出圖2-52中個門電路的輸出是什么狀態(tài)?已知門電路是74系列T

8、TL 電路。或非門的輸入一高一低，輸出為Y4=0n與非門的輸入端一接高電平，一接低電平，輸出為Y3=1 2-20 指出圖2-52中個門電路的輸出是什么狀態(tài)?已知門電路是74系列TTL電路 。n三態(tài)門的使能端輸入無效電平，輸出Y5為高阻態(tài)。 n三態(tài)門的使能端輸入依然是無效電平，輸出Y6為高阻態(tài)。 2-20 指出圖2-52中個門電路的輸出是什么狀態(tài) ?已知門電路是74系列TTL電路。n異或門的輸入端一為高電平，一為低電平，輸出Y7=1。n與或非門的三個輸入端接高電平，一個輸入為低電平，輸出為Y8=0 2-21 圖2-53中所示門電路均為CMOS電路，寫出各電路輸出的表達式。2-21 圖2-53中所

9、示門電路均為CMOS電路，寫出各電路輸出的表達式。EDCBAF12-21 圖2-53中所示門電路均為CMOS電路，寫出各電路輸出的表達式。EDCBAF2a、b兩圖常用于擴展輸入端。能否用于擴展TTL電路？為什么？2-21 圖2-53中所示門電路均為CMOS電路，寫出各電路輸出的表達式。不能用于擴展TTL電路。在a圖中，當C、D、E中有低電平輸入時，分立元件與門輸入到TTL電路的電平已大于其VILmax，在邏輯上可能相當于1，這樣分立元件與門已實現(xiàn)不了“與”功能了。2-21 圖2-53中所示門電路均為CMOS電路，寫出各電路輸出的表達式。不能用于擴展TTL電路。在b圖中，當C、D、E均為低電平時

10、，三個二極管均截止，100k電阻會使TTL或非門輸入相當于邏輯1，因而，分立元件或非門實現(xiàn)不了“或”運算。2-21 圖2-53中所示門電路均為CMOS電路，寫出各電路輸出的表達式。FEDCBAF32-21 圖2-53中所示門電路均為CMOS電路，寫出各電路輸出的表達式。FEDCBAF4c、d兩圖也常用于擴展輸入端。能否用于擴展TTL電路？為什么？可以用于擴展TTL電路。n只要滿足F后接負載電路對nc圖輸出高電平VO比TTL電路輸出高電平低一個二極管導通壓降，即VO=VOH-VD；nd圖輸出低電平VO比TTL電路輸出低電平高一個二極管導通壓降，即VO=VOL+VD；n如果F的負載仍然是TTL電路

11、。則不可以。n因為在c圖中輸出高電平可能低于VIHmin；n而在d圖中輸出低電平可能高于VILmax。1-11判斷下列邏輯運算是否正確?n若A+B=A，則B=0n若AB=AC，則B=Cn若1+B=AB，則A=B=1n解：A=1時，無論B=1或B=0，A=1，故運算錯誤。nA=0，無論B、C取何值，AB=AC=0 ，故運算錯誤。n1+B=1，A=B=1時，AB=1，故運算正確。填空n采用5V電壓供電的 CMOS門的抗干擾噪聲容限比5V電壓供電的TTL門的抗干擾噪聲容限要（ ）。nTTL門帶同類門的負載能力比CMOS門帶同類門的負載能力要（ ）。寬寬弱弱判斷n判斷下列各電路能否實現(xiàn)輸出邏輯功能，能

12、者，在括號中打號，否則打號。對CMOS電路，圖中給予標注，未加標注的為TTL電路。F1=AA1M （ ）CMOS&F2=AAVDD （ ）CMOS&判斷F4=AA1 （ ）懸空AF6=AB （ ）F3=AA （ ）=1F5=AA10k （ ）&判斷ABVCCF7 =A+B（ ）&F1=AB+CA10 （ ） BC1&判斷TGTGvo1vo2vIDCMOSvo1=D vI（ ） vo2=D vI（ ）1要實現(xiàn)下面邏輯電路輸出端的邏輯關(guān)系，請正確選擇懸空端的輸入。B0AAF=A+B1=1“1”F=A1要實現(xiàn)下面邏輯電路輸出端的邏輯關(guān)系，請正確選擇懸空端的輸入

13、。F=A+BVCCRPABAB111F=A B&回答下列各題請 把 用 8 4 2 1 - B C D 碼 表 示 的 十 進 制 數(shù)00110000.00100101(8421-BCD)轉(zhuǎn)換為二進制數(shù)和十六進制數(shù)。用卡諾圖法化簡函數(shù)F(A,B,C,D) =m（3，5，6，7，10）約束條件：d（0，1，2，4，8）= 0。DCAABDCDBAF用公式法化簡函數(shù)回答下列各題門電路組成的電路如圖所示，請寫出F1、F2的邏輯表達式，當輸入如圖所示信號波形時，畫出F1、F2端的波形。 &EN&A1CBF1TTLB1EN=1ACF2TTL練習題1對于圖示電路分別寫出門電路為TT

14、L和CMOS時的輸出F的表達式。 &EN&BCAFTTL20k練習題1 TTL電路：解：當C=1時，如果B=1，三態(tài)門輸出低電平，將20k電阻短路，無論A為何值，輸出F=1；當B=0時，三態(tài)門輸出為1，與非門輸出 &EN&BCAFTTL20kAF BACF當C=0時，三態(tài)門高阻，與非門輸出 AF ACFACBACFT練習題1 CMOS電路：解：當C=1時，如果B=1，三態(tài)門輸出低電平，將20k電阻短路，無論A為何值，輸出F=1；當B=0時，三態(tài)門輸出為1，將20k電阻上端提升，為高電平；與非門輸出 &EN&BCAFCMOS20kAF BACF當C

15、=0時，三態(tài)門高阻，與非門輸出F=1 CF CBACFC練習題2 試判斷如圖所示電路能否按各圖所要求的邏輯關(guān)系正常工作？若不能正常工作，請做相應的改動。若電路接法有錯，改電路；若電路正確但給定的邏輯關(guān)系不對，則寫出正確的邏輯表達式。能正常工作的在圖中括號內(nèi)打“”，否則打“”。已知TTL門的IOH/IOL=0.4mA/10mA，VOH/VOL=3.6V/0.3V，CMOS門的VDD=5V，VOH/VOL=5V/0V，IOH/IOL=0.51mA/0.51mA。 練習題2 &ABTTL門RL15kF11ABCMOS門RL 5kF2VDD&ABTTL或CMOS門F3&CDAB

16、F 1BAF2CDABF31ABTTL或CMOS門F41 &ABTTL OC門F5 &CD &ABTTL TS門F1 &ABENENC( ) ( ) ( )BAF4CDABF5)(6CABCBAF( ) ( ) ( )練習題2n解：題目主要是復習門電路的輸出特性。對于一般TTL、CMOS門的輸出端來說，不能直接相連實現(xiàn)邏輯與(線與)，同時輸出端不能直接接地或接電源。帶負載時輸出高電平的拉電流和輸出低電平的灌電流均受到一定的限制，其數(shù)值可通過查閱手冊得到。TTL OC門和CMOS OD門均可將輸出端并接在一起實現(xiàn)線與，但必須外接電阻和電源。三態(tài)門也可以將輸出端并接

17、，但是不是邏輯與的關(guān)系，而是通過對使能端的控制，將不同門的輸入、輸出關(guān)系逐個反映在輸出端上。練習題2n解：電路正常工作而F1處于高電平時拉電流負載IL應小于IOH，即mARVILOHL24. 0156 . 3已知IOH=0.4mA，故ILIOL，因此負載過大，在實際使用時應予以避免。為保證電路能正常工作，應加大RL的阻值。 kIVROLDDL8 . 951. 05將RL改為10k電阻即可。 返回1ABCMOS門RL 5kF2VDD練習題2n不允許電路接成F3這種形式。當兩個門輸出狀態(tài)不一致時，過大的電流將使門燒毀，對一般的TTL和CMOS門電路來說，這種接法是不允許的。 返回&ABTTL或CMOS門F3&CD練習題2nF4相當于兩個門并聯(lián)使用。由于兩個門的輸出狀態(tài)總是相同的，因而不會