第3章邏輯門電路

1、第第3章章邏輯門電路邏輯門電路本章主要內(nèi)容本章主要內(nèi)容（1）基本門電路的結(jié)構(gòu)和邏輯功能基本門電路的結(jié)構(gòu)和邏輯功能（2）集成門電路）集成門電路（3）邏輯門電路的性能指標(biāo)）邏輯門電路的性能指標(biāo) （4）常用邏輯門的圖形符號）常用邏輯門的圖形符號 3.1 分立元件的分立元件的門電路門電路3.1.1 二極管二極管“與與”門門n二極管二極管“與與”門電路原理圖如圖門電路原理圖如圖3.1所示。所示。n“與與”門門的的圖形符號如圖圖形符號如圖3.2所示。所示。 圖圖3.1 二極管二極管“與與”門電路門電路 圖圖3.2 “與與”門圖形符號門圖形符號 圖圖3.2中的中的A、B代表代表“與與”門的輸入，門的輸入，F(xiàn)

2、代表輸出。代表輸出。如果約定如果約定+5V電壓代表邏輯值電壓代表邏輯值1，0V電壓代表邏輯電壓代表邏輯值值0，并且假定二極管的正向?qū)娮铻?，并且假定二極管的正向?qū)娮铻?，反向，反向截止電阻無限大，那么截止電阻無限大，那么經(jīng)過分析可得經(jīng)過分析可得圖圖3.1所示電所示電路的輸入、輸出路的輸入、輸出邏輯邏輯關(guān)系關(guān)系為：為： F=AB 3.1.2 二極管二極管“或或”門門n 二極管二極管“或或”門電路原理圖門電路原理圖如圖如圖3.3所示所示。其圖形符號。其圖形符號如如圖圖3.4所示所示。 圖圖3.3 二極管二極管“或或”門電路門電路 圖圖3.4 “或或”門圖形符號門圖形符號“或或”門電路的輸出門

3、電路的輸出F和輸入和輸入A、B之間的邏輯關(guān)系表達(dá)式為：之間的邏輯關(guān)系表達(dá)式為： F=A+B3.1.3 “非非”門門n“非非”門也叫反門，或叫反相器。它的電路原理圖門也叫反門，或叫反相器。它的電路原理圖如圖如圖3.5所示。所示。非門的圖形符號如圖非門的圖形符號如圖3.6所示。所示。 圖圖3.5 “非非”門電路門電路 圖圖3.6 “非非”門圖形符號門圖形符號n假定三極管導(dǎo)通時(shí)其集電極輸出電壓為假定三極管導(dǎo)通時(shí)其集電極輸出電壓為0V，三極管截止，三極管截止時(shí)其集電極輸出電壓為時(shí)其集電極輸出電壓為+5V，那么，那么經(jīng)過分析可得經(jīng)過分析可得圖圖3.5所示所示電路的輸入、輸出電路的輸入、輸出邏輯邏輯關(guān)系關(guān)

4、系為：為： FA3.1.4 “與非與非”門門n把二極管把二極管“與與”門的輸出接至門的輸出接至“非非”門的輸入，就組成門的輸入，就組成一一個(gè)個(gè)“與非與非”門電路，門電路，如圖如圖3.7所示所示。“與非與非”門的圖形符門的圖形符號如圖號如圖3.8所示。所示。 圖圖3.7 “與非與非”門電路門電路 圖圖3.8 “與非與非”門圖形符號門圖形符號“與非與非”門的輸入、輸出邏輯關(guān)系表達(dá)式為：門的輸入、輸出邏輯關(guān)系表達(dá)式為： FAB3.2 集成門電路集成門電路n 如果把每種電路所需要的全部元件和連線都制造在同一如果把每種電路所需要的全部元件和連線都制造在同一塊半導(dǎo)體芯片上，再把這一芯片封裝在一個(gè)殼體中，就

5、構(gòu)塊半導(dǎo)體芯片上，再把這一芯片封裝在一個(gè)殼體中，就構(gòu)成了成了集成門電路集成門電路，一般稱之為，一般稱之為集成電路集成電路(IC)，如圖，如圖3.9所示。所示。n 集成電路比分立元件電路有許多顯著的優(yōu)點(diǎn)，如集成電路比分立元件電路有許多顯著的優(yōu)點(diǎn)，如體積小、體積小、耗電省、重量輕、可靠性高耗電省、重量輕、可靠性高等。所以集成電路一經(jīng)出現(xiàn)，等。所以集成電路一經(jīng)出現(xiàn)，就受到人們的極大重視并迅速得到廣泛應(yīng)用。就受到人們的極大重視并迅速得到廣泛應(yīng)用。 圖圖3.9 集成電路集成電路n根據(jù)在一塊芯片上含有的門電路數(shù)量的多少根據(jù)在一塊芯片上含有的門電路數(shù)量的多少(又稱集成度又稱集成度)，集成電路可分為小規(guī)模集成

6、電路集成電路可分為小規(guī)模集成電路SSI、中規(guī)模集成電路、中規(guī)模集成電路MSI、大規(guī)模集成電路、大規(guī)模集成電路LSI和超大規(guī)模集成電路和超大規(guī)模集成電路VLSI。n構(gòu)成集成電路的半導(dǎo)體器件主要有兩大類：一類是利用半構(gòu)成集成電路的半導(dǎo)體器件主要有兩大類：一類是利用半導(dǎo)體中兩種載流子導(dǎo)體中兩種載流子(電子和空穴電子和空穴)參與導(dǎo)電的參與導(dǎo)電的雙極型器件雙極型器件。另一類是只利用半導(dǎo)體中一種載流子另一類是只利用半導(dǎo)體中一種載流子(多數(shù)載流子多數(shù)載流子)參與導(dǎo)參與導(dǎo)電的電的單極型器件單極型器件。nTTL集成電路是雙極型集成電路的典型代表，集成電路是雙極型集成電路的典型代表，TTL是晶體是晶體管管-晶體管

7、邏輯電路晶體管邏輯電路(Transistor -Transistor Logic)的縮寫。的縮寫。n下面首先介紹幾種常用的下面首先介紹幾種常用的TTL集成門電路，然后簡單介紹集成門電路，然后簡單介紹發(fā)射極耦合邏輯電路發(fā)射極耦合邏輯電路(ECL)和和MOS電路電路的特點(diǎn)。的特點(diǎn)。 3.2.1 TTL“與非與非”門門n圖圖3.10是一個(gè)典型的是一個(gè)典型的TTL“與非與非”門電路原理圖。門電路原理圖。圖圖3.10 TTL“與非與非”門電路門電路n圖圖3.10所示電路大體上由三部分組成。所示電路大體上由三部分組成。n第一部分，第一部分，是由多發(fā)射極晶體管是由多發(fā)射極晶體管T1所構(gòu)成的輸入所構(gòu)成的輸入“

8、與與”邏邏輯；輯；n第二部分第二部分，是由是由T2組成的分相放大器，組成的分相放大器，T2的集電極上輸出的集電極上輸出反相信號給反相信號給T3，發(fā)射極上輸出同相信號給，發(fā)射極上輸出同相信號給T5；n第三部分，第三部分，是由是由T3、T4、T5構(gòu)成的推拉式輸出電路，用以構(gòu)成的推拉式輸出電路，用以增加該增加該“與非與非”門電路的輸出負(fù)載能力和抗干擾能力。門電路的輸出負(fù)載能力和抗干擾能力。n通常，若通常，若用邏輯值用邏輯值1代表高電平，用邏輯值代表高電平，用邏輯值0代表低電平，代表低電平，稱為稱為正邏輯正邏輯；反之，如果用邏輯值；反之，如果用邏輯值0代表高電平，用邏輯值代表高電平，用邏輯值1代表低電

9、平，則為代表低電平，則為負(fù)邏輯負(fù)邏輯。n分析分析該電路的輸入輸出邏輯特性該電路的輸入輸出邏輯特性可知可知:n在正邏輯和負(fù)邏輯的不同情況下，同一個(gè)圖在正邏輯和負(fù)邏輯的不同情況下，同一個(gè)圖3.10 所示所示TTL電路的邏輯功能是不相同的。電路的邏輯功能是不相同的。 n正邏輯：為正邏輯：為“與非與非”門門，其邏輯表達(dá)式是，其邏輯表達(dá)式是n負(fù)邏輯：為負(fù)邏輯：為“或非或非”門門，其邏輯表達(dá)式是，其邏輯表達(dá)式是n一般地說，同一個(gè)一般地說，同一個(gè)TTL門電路，在正邏輯情況下如果是門電路，在正邏輯情況下如果是“與與”門門，則在負(fù)邏輯情況下，它為，則在負(fù)邏輯情況下，它為“或或”門門；反之，如；反之，如果在正邏輯

10、情況下它是果在正邏輯情況下它是“或或”門門，則在負(fù)邏輯情況下，它，則在負(fù)邏輯情況下，它為為“與與”門。門。FABCFA B C3.2.2 其他類型的其他類型的TTL門電路門電路在在TTL門電路的系列產(chǎn)品中，除了門電路的系列產(chǎn)品中，除了“與非與非”門以外，還有門以外，還有其他幾種類型的其他幾種類型的TTL門電路，如門電路，如“與或非與或非”門、門、“異或異或”門、集電極開路門、三態(tài)門等。門、集電極開路門、三態(tài)門等。1“與或非與或非”門門 圖圖3.11 “與或非與或非”門的圖形符號門的圖形符號 “與或非與或非”門門的的輸出輸出F的邏輯表達(dá)式為：的邏輯表達(dá)式為： FA BC D2“異或異或”門門n

11、“異或異或”門門(Exclusive OR gate)用以實(shí)現(xiàn)兩個(gè)邏輯變量的用以實(shí)現(xiàn)兩個(gè)邏輯變量的“異或異或”運(yùn)算，其輸出表達(dá)式為：運(yùn)算，其輸出表達(dá)式為： n式中的運(yùn)算符號式中的運(yùn)算符號“ ”就是就是“異或異或”運(yùn)算，也稱運(yùn)算，也稱“模模2加加”。n“異或異或”門的圖形符號如圖門的圖形符號如圖3.12所示所示。 圖圖3.12 “異或異或”門的圖形符號門的圖形符號FAB AB A B n在在TTL門電路的使用中有一個(gè)禁忌，即普通門電路的使用中有一個(gè)禁忌，即普通TTL門電路的門電路的輸出端不能并聯(lián)相接，即不能把兩個(gè)或兩個(gè)以上這樣的門輸出端不能并聯(lián)相接，即不能把兩個(gè)或兩個(gè)以上這樣的門電路的輸出端相接

12、在一起。電路的輸出端相接在一起。 這是因?yàn)?，這樣做不僅從邏輯功能上不能明確并聯(lián)相接后這是因?yàn)?，這樣做不僅從邏輯功能上不能明確并聯(lián)相接后輸出端的邏輯含義，而且從電路特性方面說也是不允許的，輸出端的邏輯含義，而且從電路特性方面說也是不允許的，因?yàn)橛纱藭斐砷T電路器件的損壞。因?yàn)橛纱藭斐砷T電路器件的損壞。 對于圖對于圖3.10所示的所示的TTL“與非與非”門電路，如果將其輸出端門電路，如果將其輸出端加以特殊處理，使輸出管加以特殊處理，使輸出管T5的集電極開路，即變成了集電的集電極開路，即變成了集電極開路門，極開路門，如圖如圖3.17所示所示。3.集電極開路門集電極開路門(OC(OC門門) )n通過

13、外接負(fù)載電阻通過外接負(fù)載電阻RL使開路的集電極與使開路的集電極與+5V電源接通，并電源接通，并讓兩個(gè)或兩個(gè)以上這樣的門電路的輸出端并聯(lián)相接，從而讓兩個(gè)或兩個(gè)以上這樣的門電路的輸出端并聯(lián)相接，從而使輸出使輸出F具有確定的邏輯含義。具有確定的邏輯含義。 圖圖3.17 集電極開路門電路及其邏輯符號集電極開路門電路及其邏輯符號n集電極開路門輸出并聯(lián)相接的情形如圖集電極開路門輸出并聯(lián)相接的情形如圖3.18 所示。所示。 圖圖3.18 集電極開路門輸出并聯(lián)相接集電極開路門輸出并聯(lián)相接n圖圖3.18所示電路的輸出函數(shù)表達(dá)式為：所示電路的輸出函數(shù)表達(dá)式為： n集電極開路門常被應(yīng)用在一些專門的場合，如集電極開路

14、門常被應(yīng)用在一些專門的場合，如數(shù)據(jù)傳輸總數(shù)據(jù)傳輸總線線、電平轉(zhuǎn)換電平轉(zhuǎn)換及及對電感性元件的驅(qū)動等。對電感性元件的驅(qū)動等。 FAB CDABCD三態(tài)門與普通的門電路不同。普通門電路的輸出三態(tài)門與普通的門電路不同。普通門電路的輸出只有兩種狀態(tài)只有兩種狀態(tài):高電平高電平(即邏輯即邏輯1)和低電平和低電平(即邏輯即邏輯0)。三態(tài)門的輸出有三種可能狀態(tài)：三態(tài)門的輸出有三種可能狀態(tài)：(1) 高電平高電平(邏輯邏輯1)；(2) 低電平低電平(邏輯邏輯0)；(3) 高阻狀態(tài)高阻狀態(tài)(也稱浮空狀也稱浮空狀態(tài)態(tài))。其中的第其中的第3種狀態(tài)，是使原來種狀態(tài)，是使原來TTL門電路（見圖門電路（見圖3.10)的的T3、

15、T4和和T5管均處于截止?fàn)顟B(tài)，從而使輸管均處于截止?fàn)顟B(tài)，從而使輸出端呈現(xiàn)出極高的電阻，稱這種狀態(tài)為出端呈現(xiàn)出極高的電阻，稱這種狀態(tài)為高阻狀態(tài)高阻狀態(tài)。4. 三態(tài)門三態(tài)門為使為使TTL電路能夠轉(zhuǎn)入高阻狀態(tài)，還需要增加一電路能夠轉(zhuǎn)入高阻狀態(tài)，還需要增加一些專門的電路措施和一個(gè)新的控制端，稱為些專門的電路措施和一個(gè)新的控制端，稱為EN端，端，通過通過10邏輯電平來控制，邏輯電平來控制，如同如同3.19和和3.20所示所示。 圖圖3.19 三態(tài)門三態(tài)門 圖圖3.20 另一種另一種EN控制的三態(tài)門控制的三態(tài)門n當(dāng)當(dāng)EN=1時(shí)，圖時(shí)，圖3.19所示門電路像普通所示門電路像普通TTL“與非與非”門一樣正常工

16、作。當(dāng)門一樣正常工作。當(dāng)EN=0時(shí)，輸出處于高阻態(tài)。時(shí)，輸出處于高阻態(tài)。n 還有的在控制端上加一個(gè)小圓圈，表示還有的在控制端上加一個(gè)小圓圈，表示EN端的端的控制作用與圖控制作用與圖3.19所示的相反，即當(dāng)所示的相反，即當(dāng)EN=0時(shí)，該時(shí)，該門相當(dāng)于普通門相當(dāng)于普通TTL“與非與非”門一樣正常工作；當(dāng)門一樣正常工作；當(dāng)EN=1時(shí)，輸出處于高阻態(tài)，如圖時(shí)，輸出處于高阻態(tài)，如圖3.20所示。所示。n當(dāng)三態(tài)門輸出端處于高阻狀態(tài)時(shí)當(dāng)三態(tài)門輸出端處于高阻狀態(tài)時(shí)，該門電路表面，該門電路表面上仍與整個(gè)電路系統(tǒng)相接，但實(shí)際上對整個(gè)系統(tǒng)上仍與整個(gè)電路系統(tǒng)相接，但實(shí)際上對整個(gè)系統(tǒng)的邏輯功能和電氣特性均不發(fā)生任何影響

17、，的邏輯功能和電氣特性均不發(fā)生任何影響，如同如同沒把它接入系統(tǒng)一樣沒把它接入系統(tǒng)一樣。 n利用三態(tài)門可實(shí)現(xiàn)不同設(shè)備與總線的連接控制，利用三態(tài)門可實(shí)現(xiàn)不同設(shè)備與總線的連接控制，如圖如圖3.21所示所示。由圖可見，只要使其中的某一個(gè)控制端。由圖可見，只要使其中的某一個(gè)控制端EN為為1，即，即可實(shí)現(xiàn)相應(yīng)的設(shè)備與總線相連。當(dāng)然在某一時(shí)刻內(nèi)，只能可實(shí)現(xiàn)相應(yīng)的設(shè)備與總線相連。當(dāng)然在某一時(shí)刻內(nèi)，只能使一個(gè)控制端使一個(gè)控制端EN為為1；否則，總線上的信號將發(fā)生混亂。；否則，總線上的信號將發(fā)生混亂。 圖圖3.21 利用三態(tài)門實(shí)觀不同設(shè)備與總線的連接利用三態(tài)門實(shí)觀不同設(shè)備與總線的連接n三態(tài)門也可方便地應(yīng)用于雙向信

18、息傳輸?shù)目刂粕希龖B(tài)門也可方便地應(yīng)用于雙向信息傳輸?shù)目刂粕?，如圖如圖3.22所示所示。圖圖3.22 利用三態(tài)門實(shí)現(xiàn)雙向傳輸控制利用三態(tài)門實(shí)現(xiàn)雙向傳輸控制n當(dāng)希望當(dāng)希望B2B1時(shí)，只要使：時(shí)，只要使： G1有效有效(正常工作正常工作)，令它的，令它的EN=1； G2高阻態(tài)高阻態(tài)(第三態(tài)第三態(tài))，令它的，令它的EN=0。n當(dāng)希望當(dāng)希望B1B2時(shí)，只要使：時(shí)，只要使： G1高阻態(tài)高阻態(tài)(第三態(tài)第三態(tài))，使其，使其EN=0； G2有效有效(正常工作正常工作)，使其，使其EN=1。n一個(gè)由三態(tài)門控制的具有雙向一個(gè)由三態(tài)門控制的具有雙向I/O功能的數(shù)碼寄存器電路功能的數(shù)碼寄存器電路如圖如圖3.23所示所示

19、。由圖可見，當(dāng)。由圖可見，當(dāng)允許輸入允許輸入信號為信號為1時(shí)，數(shù)據(jù)時(shí)，數(shù)據(jù)將被送入數(shù)碼寄存器；當(dāng)將被送入數(shù)碼寄存器；當(dāng)允許輸出允許輸出信號為信號為1時(shí)，數(shù)據(jù)將由時(shí)，數(shù)據(jù)將由數(shù)碼寄存器送出。同樣，允許輸入信號和允許輸出信號不數(shù)碼寄存器送出。同樣，允許輸入信號和允許輸出信號不能同時(shí)為能同時(shí)為1。 圖圖3.23 具有雙向具有雙向I/O功能的數(shù)碼寄存器電路功能的數(shù)碼寄存器電路3.2.3 ECL門電路門電路為了提高門電路的工作速度，縮短平均時(shí)延，還有另一類為了提高門電路的工作速度，縮短平均時(shí)延，還有另一類使晶體管器件根本不進(jìn)入飽和狀態(tài)的邏輯電路，叫作發(fā)射使晶體管器件根本不進(jìn)入飽和狀態(tài)的邏輯電路，叫作發(fā)射

20、極耦合邏輯電路，極耦合邏輯電路，簡稱簡稱ECL電路電路。ECL電路中的晶體管只工作在放大態(tài)和截止態(tài)，不進(jìn)入飽電路中的晶體管只工作在放大態(tài)和截止態(tài)，不進(jìn)入飽和態(tài)，它的突出優(yōu)點(diǎn)是速度快；缺點(diǎn)是功耗較大，又由于和態(tài)，它的突出優(yōu)點(diǎn)是速度快；缺點(diǎn)是功耗較大，又由于晶體管工作于放大態(tài)時(shí)容易把輸入的干擾信號也相應(yīng)放大，晶體管工作于放大態(tài)時(shí)容易把輸入的干擾信號也相應(yīng)放大，因而電路的抗干擾能力降低了。因而電路的抗干擾能力降低了。ECL電路一般應(yīng)用于主要目標(biāo)是高速度，對功率消耗不作電路一般應(yīng)用于主要目標(biāo)是高速度，對功率消耗不作為主要考慮，而且抗干擾措施比較好的場合。某些高速大為主要考慮，而且抗干擾措施比較好的場合

21、。某些高速大型計(jì)算機(jī)采用型計(jì)算機(jī)采用ECL邏輯電路。邏輯電路。3.3 MOS門門電路電路n以以MOS管作為開關(guān)元件的門電路叫做管作為開關(guān)元件的門電路叫做MOS門電路門電路。同雙。同雙極型的極型的TTL集成邏輯門電路一樣，集成邏輯門電路一樣，MOS器件也有各種各器件也有各種各樣的集成邏輯門電路，如樣的集成邏輯門電路，如“與與”門、門、“或或”門、門、“非非”門、門、“與非與非”門、門、“或非或非”門等。就邏輯功能而言，它們與門等。就邏輯功能而言，它們與TTL門電路并無區(qū)別。門電路并無區(qū)別。n MOS電路的最基本邏輯單元是反相器電路的最基本邏輯單元是反相器(“非非” 門門)。由。由MOS管構(gòu)成的反

22、相器電路如圖管構(gòu)成的反相器電路如圖3.25所示。所示。圖圖3.24 MOS三極管三極管 圖圖3.25 MOS管反相器管反相器n MOS管管反相器的漏極負(fù)載不是像雙極型三極管反相器那反相器的漏極負(fù)載不是像雙極型三極管反相器那樣用電阻作負(fù)載，而是用一只樣用電阻作負(fù)載，而是用一只MOS管作負(fù)載，稱其為負(fù)管作負(fù)載，稱其為負(fù)載管。因?yàn)檩d管。因?yàn)镸OS電路中要在半導(dǎo)體晶片上制造一個(gè)電路中要在半導(dǎo)體晶片上制造一個(gè)MOS管要比制造一個(gè)電阻容易，而且所占的面積要小得多。管要比制造一個(gè)電阻容易，而且所占的面積要小得多。n MOS電路的電路的一個(gè)突出優(yōu)點(diǎn)是功耗低一個(gè)突出優(yōu)點(diǎn)是功耗低。由于。由于MOS管的柵極管的柵極

23、和源極、漏極之間并不存在直接通路，所以器件的輸入阻和源極、漏極之間并不存在直接通路，所以器件的輸入阻抗極高?？箻O高。n MOS電路的電路的另一個(gè)優(yōu)點(diǎn)是尺寸小另一個(gè)優(yōu)點(diǎn)是尺寸小，在相當(dāng)于一只雙極型，在相當(dāng)于一只雙極型晶體管所占的面積上能制作晶體管所占的面積上能制作50只只MOS管。管。nMOS電路的電路的主要缺點(diǎn)是工作速度較主要缺點(diǎn)是工作速度較TTL電路電路低低。CMOS 傳輸門由一只傳輸門由一只 NMOS 管和管和 PMOS 管構(gòu)成，可用于傳管構(gòu)成，可用于傳輸模擬信號或數(shù)字信號。其電路結(jié)構(gòu)和符號如圖所示。輸模擬信號或數(shù)字信號。其電路結(jié)構(gòu)和符號如圖所示。 圖中是互為反相的控制信號，高電平時(shí)為圖中

24、是互為反相的控制信號，高電平時(shí)為 V DD ，低電平時(shí)為，低電平時(shí)為 0V 。 3.3.2 CMOS 傳輸門工作原理分析如下：工作原理分析如下： （ 1 ）當(dāng)）當(dāng) C=0 時(shí)，時(shí)， P1 和和 N1 的襯底和柵極電位的襯底和柵極電位相等，無法形成導(dǎo)電溝道，在相等，無法形成導(dǎo)電溝道，在 0 v I V DD 的的范圍內(nèi)，范圍內(nèi)， P1 和和 N1 均截止，輸入和輸出呈高阻，均截止，輸入和輸出呈高阻，相當(dāng)于傳輸門斷開；相當(dāng)于傳輸門斷開； （ 2 ）當(dāng)）當(dāng) C=1 時(shí)，在時(shí)，在 0 v I V DD V TN 的的范圍內(nèi)，范圍內(nèi)， N1 導(dǎo)通，在導(dǎo)通，在 V TP v I V DD 的范的范圍內(nèi)，圍

25、內(nèi)， P1 導(dǎo)通，因此，導(dǎo)通，因此， v I 在在 0V DD 范圍內(nèi)，范圍內(nèi)， N1 和和 P1 至少有一只管子導(dǎo)通。至少有一只管子導(dǎo)通。3.4 邏輯門電路的性能指標(biāo)邏輯門電路的性能指標(biāo)3.4.1 輸出高電平和輸出低電平輸出高電平和輸出低電平nTTL“與非與非”門的輸出高電平門的輸出高電平VOH是指當(dāng)輸入端有一個(gè)是指當(dāng)輸入端有一個(gè)(或幾或幾個(gè)個(gè))接低電平時(shí)，門電路的輸出電平。其典型值為接低電平時(shí)，門電路的輸出電平。其典型值為3.6V，指，指標(biāo)為標(biāo)為VOH3V。nTTL“與非與非”門的輸出低電平門的輸出低電平VOL是指在額定負(fù)載下，輸入是指在額定負(fù)載下，輸入全為高電平時(shí)的輸出電平。全為高電平時(shí)

26、的輸出電平。VOL的指標(biāo)為的指標(biāo)為VOL0.35V。3.4.2 關(guān)門電平、開門電平和閾值電平關(guān)門電平、開門電平和閾值電平 n通過實(shí)驗(yàn)可以測出，一個(gè)門電路的輸出電平隨著輸入電平通過實(shí)驗(yàn)可以測出，一個(gè)門電路的輸出電平隨著輸入電平的變化而變化，并且反映出一定的對應(yīng)關(guān)系，反映這種輸?shù)淖兓兓⑶曳从吵鲆欢ǖ膶?yīng)關(guān)系，反映這種輸入輸出電平對應(yīng)關(guān)系的函數(shù)曲線稱為入輸出電平對應(yīng)關(guān)系的函數(shù)曲線稱為門電路的電壓傳輸特門電路的電壓傳輸特性曲線性曲線。nTTL“非非”門的電壓傳輸特性曲線，門的電壓傳輸特性曲線，如同如同3.26所示。所示。 圖圖3.26 TTL“非非”門電壓傳輸特性曲門電壓傳輸特性曲n從該曲線可

27、以看到，當(dāng)輸入電平從該曲線可以看到，當(dāng)輸入電平V1由由0V向高變動時(shí)，輸向高變動時(shí)，輸出電平出電平VO在開始的一段基本保持高電平不變；而當(dāng)在開始的一段基本保持高電平不變；而當(dāng)V1超超過某一數(shù)值過某一數(shù)值VOFF后后,VO就迅速下降達(dá)到低電平，并且當(dāng)就迅速下降達(dá)到低電平，并且當(dāng)V1由由VON繼續(xù)增加時(shí)繼續(xù)增加時(shí),VO基本保持低電平不變?；颈３值碗娖讲蛔儭只要輸入電平在只要輸入電平在VOFF 以下就可以使輸出保持在穩(wěn)定的高以下就可以使輸出保持在穩(wěn)定的高電平電平,而只要輸入電平在而只要輸入電平在VON以上就可以使輸出保持在穩(wěn)定以上就可以使輸出保持在穩(wěn)定的低電平。的低電平。n輸入電平輸入電平VOF

28、F和和VON是使輸出電平發(fā)生急劇變化的轉(zhuǎn)折點(diǎn)。是使輸出電平發(fā)生急劇變化的轉(zhuǎn)折點(diǎn)。其中，其中，VOFF稱作關(guān)門電平稱作關(guān)門電平，它是指在保證輸出為額定高電，它是指在保證輸出為額定高電平的平的90%條件下所允許的最大輸入低電平值。條件下所允許的最大輸入低電平值。nVON稱作開門電平稱作開門電平，它是指在保證輸出為額定低電平時(shí)所，它是指在保證輸出為額定低電平時(shí)所允許的最小輸入高電平值。允許的最小輸入高電平值。n從圖從圖3.26還可以看出，電壓傳輸特性曲線的轉(zhuǎn)折區(qū)所對應(yīng)還可以看出，電壓傳輸特性曲線的轉(zhuǎn)折區(qū)所對應(yīng)的輸入電壓，是輸出為高電平還是低電平的分界線。這個(gè)的輸入電壓，是輸出為高電平還是低電平的分界

29、線。這個(gè)輸入電壓叫做輸入電壓叫做閾值電壓或門檻電壓閾值電壓或門檻電壓，并用，并用VT表示。表示。n轉(zhuǎn)折區(qū)所對應(yīng)的輸入電壓，實(shí)際上有一定的范圍。所以，轉(zhuǎn)折區(qū)所對應(yīng)的輸入電壓，實(shí)際上有一定的范圍。所以，通常通常把閾值電壓把閾值電壓VT定義為轉(zhuǎn)折區(qū)中間那一點(diǎn)所對應(yīng)的輸入定義為轉(zhuǎn)折區(qū)中間那一點(diǎn)所對應(yīng)的輸入電壓值。電壓值。n閾值電壓閾值電壓VT是門電路的一個(gè)重要特性參數(shù)。在電路的分析是門電路的一個(gè)重要特性參數(shù)。在電路的分析計(jì)算中，常把它作為決定門電路工作狀態(tài)的關(guān)鍵值。當(dāng)計(jì)算中，常把它作為決定門電路工作狀態(tài)的關(guān)鍵值。當(dāng)V1VT時(shí)，就認(rèn)為門電路飽和，輸出為低電平；當(dāng)時(shí)，就認(rèn)為門電路飽和，輸出為低電平；當(dāng)V1

30、VT時(shí)，就認(rèn)為門電路截止，輸出為高電平。時(shí)，就認(rèn)為門電路截止，輸出為高電平。 3.4.3 平均延遲時(shí)間平均延遲時(shí)間n平均延遲時(shí)間平均延遲時(shí)間(tpd)是一個(gè)反映門電路工作速度的重要指標(biāo)。是一個(gè)反映門電路工作速度的重要指標(biāo)。n一個(gè)脈沖信號通過電子器件，其輸出信號相對于輸入信號一個(gè)脈沖信號通過電子器件，其輸出信號相對于輸入信號總會有時(shí)間上的延遲，這是由器件本身的物理特性所決定總會有時(shí)間上的延遲，這是由器件本身的物理特性所決定的。的。n以反相器為例，它的輸入信號和輸出信號時(shí)間關(guān)系如圖以反相器為例，它的輸入信號和輸出信號時(shí)間關(guān)系如圖3.27所示。其中所示。其中tdr由為前沿延遲時(shí)間，由為前沿延遲時(shí)間，tdf為后沿延遲時(shí)間。為后沿延遲時(shí)間。通常取二者的平均值作為這種門電路的時(shí)間延遲指標(biāo)，即通常取二者的平均值作為這種門電路的時(shí)間延遲指標(biāo)，即平均延遲時(shí)間平均延遲時(shí)間tpd = (tdr+ tdf) /2 3.27 反相器的時(shí)延反相器的時(shí)延3.4.4 扇入系數(shù)扇入系數(shù) 和扇出系數(shù)和扇出系數(shù)n扇入系數(shù)扇入系數(shù)(Ni)：是指符合門電路各項(xiàng)規(guī)定參數(shù)的輸入端數(shù)。是指符合門電路各項(xiàng)規(guī)定參數(shù)的