第5章微機(jī)的存儲(chǔ)器

1、第五章第五章 微機(jī)的存儲(chǔ)器微機(jī)的存儲(chǔ)器 存儲(chǔ)器是微機(jī)的重要組成部分之一，它的種類很存儲(chǔ)器是微機(jī)的重要組成部分之一，它的種類很多，各種存儲(chǔ)器存儲(chǔ)信息的媒體、存儲(chǔ)原理和方法也多，各種存儲(chǔ)器存儲(chǔ)信息的媒體、存儲(chǔ)原理和方法也各不相同。各不相同。 本章主要以各種微機(jī)中廣泛應(yīng)用的半導(dǎo)體存儲(chǔ)器本章主要以各種微機(jī)中廣泛應(yīng)用的半導(dǎo)體存儲(chǔ)器為對(duì)象，在研究存儲(chǔ)器及其基本電路、基礎(chǔ)知識(shí)的基為對(duì)象，在研究存儲(chǔ)器及其基本電路、基礎(chǔ)知識(shí)的基礎(chǔ)上，著重研究存儲(chǔ)芯片及其與礎(chǔ)上，著重研究存儲(chǔ)芯片及其與CPUCPU之間的連接與擴(kuò)之間的連接與擴(kuò)充問(wèn)題。此外還簡(jiǎn)要介紹了磁表面存儲(chǔ)器、光盤(pán)存儲(chǔ)充問(wèn)題。此外還簡(jiǎn)要介紹了磁表面存儲(chǔ)器、光盤(pán)存

2、儲(chǔ)器以及一些新型的存儲(chǔ)器。器以及一些新型的存儲(chǔ)器。5.15.1存儲(chǔ)器的分類與組成存儲(chǔ)器的分類與組成 存儲(chǔ)器按它與存儲(chǔ)器按它與CPUCPU的連接方式不同，可分為內(nèi)存的連接方式不同，可分為內(nèi)存儲(chǔ)器和外存儲(chǔ)器。儲(chǔ)器和外存儲(chǔ)器。 通過(guò)通過(guò)CPUCPU的外部總線直接與的外部總線直接與CPUCPU相連的存儲(chǔ)器稱為相連的存儲(chǔ)器稱為內(nèi)存儲(chǔ)器內(nèi)存儲(chǔ)器（簡(jiǎn)稱內(nèi)存或主存）。（簡(jiǎn)稱內(nèi)存或主存）。 CPU CPU要通過(guò)要通過(guò)I/OI/O接口電路才能訪問(wèn)的存儲(chǔ)器稱為外接口電路才能訪問(wèn)的存儲(chǔ)器稱為外存儲(chǔ)器（簡(jiǎn)稱外存或二級(jí)存儲(chǔ)器）。存儲(chǔ)器（簡(jiǎn)稱外存或二級(jí)存儲(chǔ)器）。 按存儲(chǔ)器信息的器件和媒體來(lái)分，有半導(dǎo)體存儲(chǔ)按存儲(chǔ)器信息的器件

3、和媒體來(lái)分，有半導(dǎo)體存儲(chǔ)器、磁表面存儲(chǔ)器、磁泡存儲(chǔ)器和磁芯存儲(chǔ)器以及光器、磁表面存儲(chǔ)器、磁泡存儲(chǔ)器和磁芯存儲(chǔ)器以及光盤(pán)存儲(chǔ)器等。盤(pán)存儲(chǔ)器等。 圖圖5.15.1為為CPUCPU與存儲(chǔ)器的連接結(jié)構(gòu)示意圖。圖中內(nèi)與存儲(chǔ)器的連接結(jié)構(gòu)示意圖。圖中內(nèi)存由半導(dǎo)體存儲(chǔ)器芯片組成，外存則有磁帶、硬磁盤(pán)存由半導(dǎo)體存儲(chǔ)器芯片組成，外存則有磁帶、硬磁盤(pán)和軟磁盤(pán)等。和軟磁盤(pán)等。 一、半導(dǎo)體存儲(chǔ)器的分類一、半導(dǎo)體存儲(chǔ)器的分類 半導(dǎo)體存儲(chǔ)器的分類如圖半導(dǎo)體存儲(chǔ)器的分類如圖5.25.2所示。所示。 按使用的功能可分為兩大類：隨機(jī)存取存儲(chǔ)器按使用的功能可分為兩大類：隨機(jī)存取存儲(chǔ)器RAM(RandomRAM(Random Acc

4、ess memory) Access memory)和只讀存儲(chǔ)器和只讀存儲(chǔ)器ROM(ReadROM(Read Only Only Memory)Memory)。 RAM RAM按工藝又可分為雙極型按工藝又可分為雙極型RAMRAM和和MOS RAMMOS RAM兩類，而兩類，而MOS RAMMOS RAM又可分為靜態(tài)又可分為靜態(tài)(Static)(Static)和動(dòng)和動(dòng)態(tài)態(tài)(Dynamic)RAM(Dynamic)RAM兩種。雙極型兩種。雙極型RAMRAM的特點(diǎn)是的特點(diǎn)是存存取速度快，但集成度低，功耗大取速度快，但集成度低，功耗大，主要用于速，主要用于速度要求高的位片式微機(jī)中；靜態(tài)度要求高的位片式

5、微機(jī)中；靜態(tài)MOS RAMMOS RAM的的集集成度成度高于雙極型高于雙極型RAM,RAM,功耗低于雙極型功耗低于雙極型RAMRAM；動(dòng)；動(dòng)態(tài)態(tài)RAMRAM比靜態(tài)比靜態(tài)RAMRAM具有具有更高的集成度更高的集成度, ,但是它靠但是它靠電路中柵極電容來(lái)儲(chǔ)存信息，由于電容器上的電路中柵極電容來(lái)儲(chǔ)存信息，由于電容器上的電荷會(huì)泄漏，它需要定時(shí)進(jìn)行刷新。電荷會(huì)泄漏，它需要定時(shí)進(jìn)行刷新。 只讀存儲(chǔ)器按工藝也可分為雙極型和只讀存儲(chǔ)器按工藝也可分為雙極型和型，但一般根據(jù)信息寫(xiě)入的方式不同，而型，但一般根據(jù)信息寫(xiě)入的方式不同，而分為分為: : 掩模式掩模式; ; 可編程和可擦除可編程和可擦除; ; 可再編程等。

6、可再編程等。 二、半導(dǎo)體存儲(chǔ)器的組成二、半導(dǎo)體存儲(chǔ)器的組成 半導(dǎo)體存儲(chǔ)器的組成框圖如圖半導(dǎo)體存儲(chǔ)器的組成框圖如圖5.35.3所示。它一般所示。它一般由存儲(chǔ)體、地址選擇電路、輸入輸出電路和控制電由存儲(chǔ)體、地址選擇電路、輸入輸出電路和控制電路組成。路組成。（一）（一） 存儲(chǔ)體存儲(chǔ)體 存儲(chǔ)體是存儲(chǔ)存儲(chǔ)體是存儲(chǔ)1 1或或0 0信息的電路實(shí)體，它由許多存信息的電路實(shí)體，它由許多存儲(chǔ)單元組成，每個(gè)存儲(chǔ)單元賦予一個(gè)編號(hào)，稱為地址儲(chǔ)單元組成，每個(gè)存儲(chǔ)單元賦予一個(gè)編號(hào)，稱為地址單元號(hào)。而每個(gè)存儲(chǔ)單元由若干相同的位組成，每個(gè)單元號(hào)。而每個(gè)存儲(chǔ)單元由若干相同的位組成，每個(gè)位需要一個(gè)存儲(chǔ)元件。位需要一個(gè)存儲(chǔ)元件。 存

7、儲(chǔ)器的地址用一組二進(jìn)制數(shù)表示，其地址線的存儲(chǔ)器的地址用一組二進(jìn)制數(shù)表示，其地址線的位數(shù)位數(shù)n n與存儲(chǔ)單元的數(shù)量與存儲(chǔ)單元的數(shù)量N N之間的關(guān)系為：之間的關(guān)系為： 2 =N2 =Nn n地址線數(shù)與存儲(chǔ)單元數(shù)的關(guān)系列于下表中：地址線數(shù)與存儲(chǔ)單元數(shù)的關(guān)系列于下表中：（二）地址選擇電路（二）地址選擇電路 地址選擇電路包括地址碼緩沖器，地址譯碼地址選擇電路包括地址碼緩沖器，地址譯碼器等。器等。 地址譯碼器用來(lái)對(duì)地址碼譯碼。地址譯碼器用來(lái)對(duì)地址碼譯碼。 地址譯碼方式有兩種：地址譯碼方式有兩種： 1. 1.單譯碼方式（或稱字結(jié)構(gòu)）單譯碼方式（或稱字結(jié)構(gòu)） 它的全部地址只用一個(gè)電路譯碼，譯碼輸出它的全部地址

8、只用一個(gè)電路譯碼，譯碼輸出的字選擇線直接選中對(duì)應(yīng)地址碼的存儲(chǔ)單元。的字選擇線直接選中對(duì)應(yīng)地址碼的存儲(chǔ)單元。2.2.雙譯碼方式（或稱重合譯碼）雙譯碼方式（或稱重合譯碼） 雙譯碼方式如圖雙譯碼方式如圖5.45.4所示。所示。 它將地址碼分為它將地址碼分為X X和和Y Y兩部分，用兩個(gè)譯兩部分，用兩個(gè)譯碼電路分別譯碼。碼電路分別譯碼。 向譯碼又稱行向譯碼又稱行譯碼，其輸出線稱行譯碼，其輸出線稱行選擇線，它選中存儲(chǔ)選擇線，它選中存儲(chǔ)矩陣中一行的所有存矩陣中一行的所有存儲(chǔ)單元。儲(chǔ)單元。 向譯碼又稱列向譯碼又稱列譯碼，其輸出線稱列譯碼，其輸出線稱列選擇線，它選中一列選擇線，它選中一列的所有單元。的所有單元

9、。 只有只有X X向和向和Y Y向的向的選擇線同時(shí)選中的那選擇線同時(shí)選中的那一位存儲(chǔ)單元一位存儲(chǔ)單元, ,才能進(jìn)才能進(jìn)行讀或?qū)懖僮?。行讀或?qū)懖僮鳌?（三）讀（三）讀/ /寫(xiě)電路與控制電路寫(xiě)電路與控制電路 讀讀/ /寫(xiě)電路包括讀寫(xiě)電路包括讀/ /寫(xiě)放大器、數(shù)據(jù)緩沖器（三態(tài)雙寫(xiě)放大器、數(shù)據(jù)緩沖器（三態(tài)雙向緩沖器）等。它是數(shù)據(jù)信息輸入和輸出的通道。向緩沖器）等。它是數(shù)據(jù)信息輸入和輸出的通道。 外界對(duì)存儲(chǔ)器的控制信號(hào)有讀信號(hào)（）、寫(xiě)信外界對(duì)存儲(chǔ)器的控制信號(hào)有讀信號(hào)（）、寫(xiě)信號(hào)（）和片選信號(hào)（）等，通過(guò)控制電路以控號(hào)（）和片選信號(hào)（）等，通過(guò)控制電路以控制存儲(chǔ)器的讀或?qū)懖僮饕约捌x。只有片選信號(hào)處于有制

10、存儲(chǔ)器的讀或?qū)懖僮饕约捌x。只有片選信號(hào)處于有效狀態(tài)，存儲(chǔ)器才能與外界交換信息。效狀態(tài)，存儲(chǔ)器才能與外界交換信息。5.25.2隨機(jī)存取存儲(chǔ)器（隨機(jī)存取存儲(chǔ)器（RAMRAM）一、靜態(tài)隨機(jī)存取存儲(chǔ)器一、靜態(tài)隨機(jī)存取存儲(chǔ)器（一）靜態(tài)的基本存儲(chǔ)電路（一）靜態(tài)的基本存儲(chǔ)電路 靜態(tài)的基本存儲(chǔ)電路，靜態(tài)的基本存儲(chǔ)電路，是由個(gè)管組成的觸發(fā)是由個(gè)管組成的觸發(fā)器器. .如圖如圖5.55.5所示：所示：T T5 5、T T6 6為行選通門(mén)，為行選通門(mén)， T T7 7、T T8 8為列選通門(mén)。為列選通門(mén)。 寫(xiě)操作時(shí)，被寫(xiě)入的信息從寫(xiě)操作時(shí)，被寫(xiě)入的信息從I/OI/O、I/OI/O至至A A、B B。 讀操作時(shí)，被讀入

11、的信息從讀操作時(shí)，被讀入的信息從A A、B B至至I/OI/O、I/OI/O。 A A點(diǎn)電平高，點(diǎn)電平高，B B點(diǎn)電平低，代表存點(diǎn)電平低，代表存1 1，反之，存，反之，存0.0.（二）靜態(tài)（二）靜態(tài)RAMRAM的組成的組成 靜態(tài)靜態(tài)RAMRAM的結(jié)構(gòu)組成原理圖如圖的結(jié)構(gòu)組成原理圖如圖5.65.6所示：所示：（三）靜態(tài)（三）靜態(tài)RAMRAM的讀的讀/ /寫(xiě)過(guò)程寫(xiě)過(guò)程 1.1.讀出過(guò)程讀出過(guò)程 （1 1）地址碼加到）地址碼加到RAMRAM芯片的地址輸入端，經(jīng)芯片的地址輸入端，經(jīng)X X與與Y Y地址譯地址譯碼器譯碼，產(chǎn)生行選與列選信號(hào)，選中某一存儲(chǔ)單元，該單元中存儲(chǔ)的碼器譯碼，產(chǎn)生行選與列選信號(hào)，選

12、中某一存儲(chǔ)單元，該單元中存儲(chǔ)的代碼，經(jīng)一定時(shí)間，出現(xiàn)在代碼，經(jīng)一定時(shí)間，出現(xiàn)在I IO O電路的輸入端。電路對(duì)讀出的信電路的輸入端。電路對(duì)讀出的信號(hào)進(jìn)行放大、整形，送至輸出緩沖寄存器。緩沖寄存器一般具有三態(tài)控號(hào)進(jìn)行放大、整形，送至輸出緩沖寄存器。緩沖寄存器一般具有三態(tài)控制功能，沒(méi)有開(kāi)門(mén)信號(hào)，所存數(shù)據(jù)還不能送到制功能，沒(méi)有開(kāi)門(mén)信號(hào)，所存數(shù)據(jù)還不能送到DBDB上。上。（2 2）在送上地址碼的同時(shí)，還要送上讀）在送上地址碼的同時(shí)，還要送上讀/ /寫(xiě)控制信號(hào)（寫(xiě)控制信號(hào)（R/WR/W或或RDRD、WRWR）和）和片選信號(hào)（片選信號(hào)（CSCS）。讀出時(shí)，使）。讀出時(shí)，使R/WR/W，CSCS，這時(shí)，輸出

13、緩沖寄存器，這時(shí)，輸出緩沖寄存器的三態(tài)門(mén)將被打開(kāi)，所存信息送至的三態(tài)門(mén)將被打開(kāi)，所存信息送至DBDB上。于是，存儲(chǔ)單元中的信息被讀上。于是，存儲(chǔ)單元中的信息被讀出。出。 2.2.寫(xiě)入過(guò)程寫(xiě)入過(guò)程（）地址碼加在（）地址碼加在RAMRAM芯片的地址輸入端，選中相應(yīng)的存儲(chǔ)單元，使其可芯片的地址輸入端，選中相應(yīng)的存儲(chǔ)單元，使其可以進(jìn)行寫(xiě)操作。以進(jìn)行寫(xiě)操作。（）將要寫(xiě)入的數(shù)據(jù)放在（）將要寫(xiě)入的數(shù)據(jù)放在DBDB上。上。（）加上片選信號(hào)（）加上片選信號(hào)CSCS及寫(xiě)入信號(hào)及寫(xiě)入信號(hào)R/WR/W。這兩個(gè)有效控制信號(hào)打。這兩個(gè)有效控制信號(hào)打開(kāi)三態(tài)門(mén)使開(kāi)三態(tài)門(mén)使DBDB上的數(shù)據(jù)進(jìn)入輸入電路，送到存儲(chǔ)單元的位線上，從

14、而寫(xiě)上的數(shù)據(jù)進(jìn)入輸入電路，送到存儲(chǔ)單元的位線上，從而寫(xiě)入該存儲(chǔ)單元。入該存儲(chǔ)單元。 （四）靜態(tài)（四）靜態(tài)RAMRAM芯片舉例芯片舉例 靜態(tài)靜態(tài)RAMRAM芯片有芯片有21142114、21422142、61166116、62646264等。等。 例如：常用的例如：常用的Intel 6116 Intel 6116 是是CMOSCMOS靜態(tài)靜態(tài)RAMRAM芯片，屬芯片，屬雙列直插式、雙列直插式、2121引腳封裝。它的存儲(chǔ)容量為引腳封裝。它的存儲(chǔ)容量為2K2K8 8位，位，其引腳及內(nèi)部結(jié)構(gòu)框圖如其引腳及內(nèi)部結(jié)構(gòu)框圖如圖圖5.75.7所示：所示：( (一）動(dòng)態(tài)基本存儲(chǔ)電路一）動(dòng)態(tài)基本存儲(chǔ)電路 三管動(dòng)態(tài)

15、基本存儲(chǔ)電路三管動(dòng)態(tài)基本存儲(chǔ)電路三管動(dòng)態(tài)基本存儲(chǔ)電路如圖三管動(dòng)態(tài)基本存儲(chǔ)電路如圖5.85.8所示，它由個(gè)管子和兩條字選擇所示，它由個(gè)管子和兩條字選擇線，兩條數(shù)據(jù)線組成。線，兩條數(shù)據(jù)線組成。 二、動(dòng)態(tài)隨機(jī)存儲(chǔ)器二、動(dòng)態(tài)隨機(jī)存儲(chǔ)器 動(dòng)態(tài)動(dòng)態(tài)RAMRAM芯片是以芯片是以MOSMOS管柵極電容是否充有電荷來(lái)存儲(chǔ)信息的，管柵極電容是否充有電荷來(lái)存儲(chǔ)信息的，其基本單元電路一般由四管、三管和單管組成，以三管和單管較為其基本單元電路一般由四管、三管和單管組成，以三管和單管較為常用。由于它所需要的管子較少，故可以擴(kuò)大每片存儲(chǔ)器芯片的容常用。由于它所需要的管子較少，故可以擴(kuò)大每片存儲(chǔ)器芯片的容量，并且其功耗較低，

16、所以在微機(jī)系統(tǒng)中，大多數(shù)采用動(dòng)態(tài)量，并且其功耗較低，所以在微機(jī)系統(tǒng)中，大多數(shù)采用動(dòng)態(tài)RAMRAM芯芯片。片。 寫(xiě)入操作時(shí)，寫(xiě)選擇線上為寫(xiě)入操作時(shí)，寫(xiě)選擇線上為高電平，高電平，1 1導(dǎo)通。待寫(xiě)入的信息導(dǎo)通。待寫(xiě)入的信息由寫(xiě)數(shù)據(jù)線通過(guò)由寫(xiě)數(shù)據(jù)線通過(guò)1 1加到加到2 2管的管的柵極上，對(duì)柵極電容柵極上，對(duì)柵極電容CgCg充電。若充電。若寫(xiě)入，則寫(xiě)入，則CgCg上充有電荷；若寫(xiě)上充有電荷；若寫(xiě)入，則入，則CgCg上無(wú)電荷。寫(xiě)操作結(jié)上無(wú)電荷。寫(xiě)操作結(jié)束后，束后，1 1截止，信息被保存在電截止，信息被保存在電容容CgCg上。上。 讀出操作時(shí)，先在讀出操作時(shí)，先在4 4管柵管柵極加上預(yù)充電脈沖，使極加上預(yù)充

17、電脈沖，使4 4管導(dǎo)管導(dǎo)通，讀數(shù)據(jù)線因有寄生電容通，讀數(shù)據(jù)線因有寄生電容C CD D而預(yù)充到（）。然后而預(yù)充到（）。然后使讀選擇線為高電平，使讀選擇線為高電平，3 3管導(dǎo)管導(dǎo)通。若通。若2 2管柵極電容管柵極電容CgCg上已存上已存有有“”信息，則信息，則2 2管導(dǎo)通，管導(dǎo)通，于是，讀數(shù)據(jù)線上為。若于是，讀數(shù)據(jù)線上為。若2 2管柵極電容上所存為管柵極電容上所存為“”信信息，則息，則2 2管不導(dǎo)通，則讀數(shù)據(jù)管不導(dǎo)通，則讀數(shù)據(jù)線上為。因此，經(jīng)過(guò)讀操作，線上為。因此，經(jīng)過(guò)讀操作，在讀數(shù)據(jù)線上可以讀出與原存在讀數(shù)據(jù)線上可以讀出與原存儲(chǔ)相反的信息。若再經(jīng)過(guò)讀出儲(chǔ)相反的信息。若再經(jīng)過(guò)讀出放大器反相后，就可

18、以得到原放大器反相后，就可以得到原存儲(chǔ)信息了。存儲(chǔ)信息了。 刷新要有刷新電路，如圖刷新要有刷新電路，如圖5.85.8所所示，若周期性地讀出信息，但不往示，若周期性地讀出信息，但不往外輸出（這由讀信號(hào)為高電平外輸出（這由讀信號(hào)為高電平來(lái)保證），經(jīng)三態(tài)門(mén)（由刷新信號(hào)來(lái)保證），經(jīng)三態(tài)門(mén)（由刷新信號(hào)為低電平時(shí)使其導(dǎo)通）反為低電平時(shí)使其導(dǎo)通）反相，再寫(xiě)入相，再寫(xiě)入CgCg，就可實(shí)現(xiàn)刷新。，就可實(shí)現(xiàn)刷新。 對(duì)于三管動(dòng)態(tài)基本存儲(chǔ)電路，即使電源不掉電，對(duì)于三管動(dòng)態(tài)基本存儲(chǔ)電路，即使電源不掉電，CgCg的電荷也會(huì)的電荷也會(huì)在幾毫秒之內(nèi)逐漸泄漏掉，而丟失原存信息。為此，必須每隔在幾毫秒之內(nèi)逐漸泄漏掉，而丟失原存信

19、息。為此，必須每隔msmsmsms定時(shí)對(duì)定時(shí)對(duì)CgCg充電，以保持原存信息不變，此即動(dòng)態(tài)存儲(chǔ)器的充電，以保持原存信息不變，此即動(dòng)態(tài)存儲(chǔ)器的刷新（或叫再生）。刷新（或叫再生）。單管動(dòng)態(tài)基本存儲(chǔ)電路單管動(dòng)態(tài)基本存儲(chǔ)電路 單管動(dòng)態(tài)基本存儲(chǔ)電路如圖單管動(dòng)態(tài)基本存儲(chǔ)電路如圖5.95.9所示，它由所示，它由1 1管和寄生電容管和寄生電容CsCs組成。組成。 寫(xiě)入時(shí)，使字選線上為高電平，寫(xiě)入時(shí)，使字選線上為高電平，T1T1管導(dǎo)通，待寫(xiě)入的信息由位管導(dǎo)通，待寫(xiě)入的信息由位線線D D（數(shù)據(jù)線）存入（數(shù)據(jù)線）存入CsCs。 讀出時(shí)，同樣使字選線上為高電平，讀出時(shí)，同樣使字選線上為高電平，T1T1管導(dǎo)通，則存儲(chǔ)在管

20、導(dǎo)通，則存儲(chǔ)在CsCs上上的信息通過(guò)的信息通過(guò)T1T1管送到管送到D D線上，再通過(guò)放大，即可得到存儲(chǔ)信息。線上，再通過(guò)放大，即可得到存儲(chǔ)信息。 為了節(jié)省面積，電容為了節(jié)省面積，電容CsCs不可能不可能做得很大，一般使做得很大，一般使CsCsCdCd。這樣，。這樣，讀出讀出“1”1”和和“0”0”時(shí)電平差別不大，時(shí)電平差別不大，故需要鑒別能力高的讀出放大器。故需要鑒別能力高的讀出放大器。此外，此外，CsCs上的信息被讀出后，其上上的信息被讀出后，其上的電壓由的電壓由0.2V0.2V下降為下降為0.1V0.1V。這是一。這是一個(gè)破壞性讀出，要保持原存信息，個(gè)破壞性讀出，要保持原存信息，讀出后必須

21、重寫(xiě)。因此，使用單管讀出后必須重寫(xiě)。因此，使用單管電路，其外圍電路比較復(fù)雜。但由電路，其外圍電路比較復(fù)雜。但由于使用管子最少，于使用管子最少，4K4K以上容量較大以上容量較大的的RAMRAM，大多采用單管電路。，大多采用單管電路。 （二）動(dòng)態(tài)（二）動(dòng)態(tài)RAMRAM芯片舉例芯片舉例 Intel2116 Intel2116單管動(dòng)態(tài)單管動(dòng)態(tài)RAMRAM芯芯片的引腳和邏輯片的引腳和邏輯符號(hào)如圖符號(hào)如圖5.105.10所所示。示。1616K K* *1 1Intel 2116 Intel 2116 單單管動(dòng)態(tài)管動(dòng)態(tài)RAMRAM芯片芯片引腳名稱見(jiàn)表引腳名稱見(jiàn)表5.25.2。 Intel 2116 Inte

22、l 2116 芯片的存儲(chǔ)容量為芯片的存儲(chǔ)容量為16K16K1 1位，需要位，需要1414條地址輸入條地址輸入線，但線，但21162116只有只有1616條引腳。由于受封裝引線的限制，只用了條引腳。由于受封裝引線的限制，只用了A A0 0到到A A6 6 7 7條地址輸入線，數(shù)據(jù)線只有條地址輸入線，數(shù)據(jù)線只有1 1條條(1(1位位) )，而且數(shù)據(jù)輸入，而且數(shù)據(jù)輸入(D(DININ) )和和輸出輸出(D(DOUTOUT) )端是分開(kāi)的，他們有各自的鎖存期。寫(xiě)允許信號(hào)端是分開(kāi)的，他們有各自的鎖存期。寫(xiě)允許信號(hào)WEWE為為低電平時(shí)表示允許寫(xiě)入，為高電平時(shí)可以讀出。低電平時(shí)表示允許寫(xiě)入，為高電平時(shí)可以讀

23、出。 如如表表5.25.2指出，它需要指出，它需要3 3種電源。種電源。Intel 2116Intel 2116的內(nèi)部結(jié)構(gòu)如圖的內(nèi)部結(jié)構(gòu)如圖5.115.11所示：所示：綜上所述，綜上所述， 動(dòng)態(tài)基本存儲(chǔ)電路所需管子的數(shù)目比靜動(dòng)態(tài)基本存儲(chǔ)電路所需管子的數(shù)目比靜態(tài)的要少，提高了集成度，降低了成本，存取速度快。態(tài)的要少，提高了集成度，降低了成本，存取速度快。但由于要刷新，需要增加刷新電路，外圍控制電路比較但由于要刷新，需要增加刷新電路，外圍控制電路比較復(fù)雜。靜態(tài)盡管集成度低些，但靜態(tài)基本存儲(chǔ)電復(fù)雜。靜態(tài)盡管集成度低些，但靜態(tài)基本存儲(chǔ)電路工作較穩(wěn)定，也不需要刷新，所以外圍控制電路比較路工作較穩(wěn)定，也不

24、需要刷新，所以外圍控制電路比較簡(jiǎn)單。究竟選用哪種，要綜合比較各方面的因素簡(jiǎn)單。究竟選用哪種，要綜合比較各方面的因素決定。決定。一、只讀存儲(chǔ)器存儲(chǔ)信息的原理和組成一、只讀存儲(chǔ)器存儲(chǔ)信息的原理和組成 .3 .3 只讀存儲(chǔ)器（）只讀存儲(chǔ)器（）的存儲(chǔ)元的存儲(chǔ)元件如圖件如圖5.125.12所示：所示：它可以看作是一個(gè)它可以看作是一個(gè)單向?qū)ǖ拈_(kāi)關(guān)電單向?qū)ǖ拈_(kāi)關(guān)電路。當(dāng)字線上加有路。當(dāng)字線上加有選中信號(hào)時(shí)，如果選中信號(hào)時(shí)，如果電子開(kāi)關(guān)是斷開(kāi)電子開(kāi)關(guān)是斷開(kāi)的，位線上將輸?shù)?，位線上將輸出信息；如果出信息；如果是接通的，則位線是接通的，則位線經(jīng)接地，將經(jīng)接地，將輸出信息輸出信息0 0。ROMROM的組成結(jié)構(gòu)與

25、的組成結(jié)構(gòu)與RAMRAM相似，一般也是由地址譯碼電路、存儲(chǔ)矩相似，一般也是由地址譯碼電路、存儲(chǔ)矩陣、讀出電路及控制電路等部分組成。陣、讀出電路及控制電路等部分組成。圖圖5.135.13是有是有1616個(gè)存儲(chǔ)單元、個(gè)存儲(chǔ)單元、字長(zhǎng)為字長(zhǎng)為1 1位的位的ROMROM示意圖。示意圖。1616個(gè)存儲(chǔ)單元，地址碼應(yīng)為個(gè)存儲(chǔ)單元，地址碼應(yīng)為4 4位，因采用位，因采用復(fù)合譯碼方式，其行地址譯碼和列地址譯碼各占兩位地址碼。復(fù)合譯碼方式，其行地址譯碼和列地址譯碼各占兩位地址碼。 對(duì)某一固定地址單元而言，僅有一根行選線和一根列選線有效，對(duì)某一固定地址單元而言，僅有一根行選線和一根列選線有效，其相交單元即為選中單元

26、，再根據(jù)被選中單元的開(kāi)關(guān)狀態(tài)，數(shù)據(jù)線其相交單元即為選中單元，再根據(jù)被選中單元的開(kāi)關(guān)狀態(tài)，數(shù)據(jù)線上將讀出上將讀出0 0或或1 1信息例如，若地址信息例如，若地址3 30 0為為01100110，則行選線，則行選線2 2及及列選線列選線1 1有效（輸出低電平），圖中，有有效（輸出低電平），圖中，有* *號(hào)的單元被選中，其開(kāi)號(hào)的單元被選中，其開(kāi)關(guān)是接通的，故讀出的信息為。當(dāng)片選信號(hào)有效時(shí)，打開(kāi)三態(tài)關(guān)是接通的，故讀出的信息為。當(dāng)片選信號(hào)有效時(shí)，打開(kāi)三態(tài)門(mén)，被選中單元所存信息即可送至外面的數(shù)據(jù)總線上。圖中所示僅門(mén)，被選中單元所存信息即可送至外面的數(shù)據(jù)總線上。圖中所示僅是是1616個(gè)存儲(chǔ)單元的個(gè)存儲(chǔ)單元的

27、1 1位，位，8 8個(gè)這樣的陣列，才能組成一個(gè)個(gè)這樣的陣列，才能組成一個(gè)16168 8位的位的ROMROM存儲(chǔ)器。存儲(chǔ)器。（一）不可編程掩模式（一）不可編程掩模式MOSMOS只讀存儲(chǔ)器只讀存儲(chǔ)器 不可編程掩模式不可編程掩模式MOS ROMMOS ROM又稱為固定存儲(chǔ)器，其內(nèi)部存儲(chǔ)矩陣又稱為固定存儲(chǔ)器，其內(nèi)部存儲(chǔ)矩陣的結(jié)構(gòu)如的結(jié)構(gòu)如圖圖5.135.13所示。它是由器件制造廠家根據(jù)用戶事先編好的機(jī)所示。它是由器件制造廠家根據(jù)用戶事先編好的機(jī)器碼程序，把器碼程序，把0 0、1 1信息存儲(chǔ)在掩模圖形中而制成的信息存儲(chǔ)在掩模圖形中而制成的ROMROM芯片。這種芯片。這種芯片制成以后，它的存儲(chǔ)矩陣中每個(gè)芯

28、片制成以后，它的存儲(chǔ)矩陣中每個(gè)MOSMOS管所存儲(chǔ)的信息管所存儲(chǔ)的信息0 0或或1 1被固被固定下來(lái)，不能再改變，而只能讀出。如果要修改其內(nèi)容，只有重新定下來(lái)，不能再改變，而只能讀出。如果要修改其內(nèi)容，只有重新制作。因此，它只適用于大批量生產(chǎn)，不適用于科學(xué)研究。制作。因此，它只適用于大批量生產(chǎn)，不適用于科學(xué)研究。二、只讀存儲(chǔ)器的分類、只讀存儲(chǔ)器的分類 （二）可編程存儲(chǔ)器（二）可編程存儲(chǔ)器 為了克服上述掩模式為了克服上述掩模式MOS ROMMOS ROM芯片不能修改內(nèi)容芯片不能修改內(nèi)容的缺點(diǎn)，設(shè)計(jì)了一種可編程序的只讀存儲(chǔ)器的缺點(diǎn)，設(shè)計(jì)了一種可編程序的只讀存儲(chǔ)器PROM(Programmable

29、ROMPROM(Programmable ROM），用戶在使用前可以根據(jù)），用戶在使用前可以根據(jù)自己的需要編制自己的需要編制ROMROM中的程序。熔絲式中的程序。熔絲式PROMPROM的存儲(chǔ)電的存儲(chǔ)電路相當(dāng)于圖路相當(dāng)于圖5.125.12的元件原理圖，其中的電子開(kāi)關(guān)的元件原理圖，其中的電子開(kāi)關(guān)S S改改為一段熔絲，熔絲可用鎳鉻絲或多晶硅制成。為一段熔絲，熔絲可用鎳鉻絲或多晶硅制成。 假定在制造時(shí)，每一單元都由熔絲接假定在制造時(shí)，每一單元都由熔絲接通，則存儲(chǔ)的都是信息。如果用戶在使通，則存儲(chǔ)的都是信息。如果用戶在使用前根據(jù)程序的需要，利用編程寫(xiě)入器對(duì)用前根據(jù)程序的需要，利用編程寫(xiě)入器對(duì)選中的基本存

30、儲(chǔ)電路通以選中的基本存儲(chǔ)電路通以mAmAmAmA的電流，將熔絲燒斷，則該單元將存儲(chǔ)信的電流，將熔絲燒斷，則該單元將存儲(chǔ)信息。這樣，便完成了程序修改。由于熔息。這樣，便完成了程序修改。由于熔絲燒斷后，無(wú)法再接通，所以，絲燒斷后，無(wú)法再接通，所以，PROMPROM只能只能一次編程一次編程. .編程后，不能再修改。編程后，不能再修改。 （三）可擦除、可再編程的只讀存儲(chǔ)器（三）可擦除、可再編程的只讀存儲(chǔ)器 PROMPROM芯片雖然可供用戶進(jìn)行一次修改程序，但仍很芯片雖然可供用戶進(jìn)行一次修改程序，但仍很局限。為了便于研究工作，試驗(yàn)各種局限。為了便于研究工作，試驗(yàn)各種ROMROM程序方案，就程序方案，就研

31、制了一種可擦除、可再編程的研制了一種可擦除、可再編程的ROMROM，即，即EPROMEPROM（Erasable PROMErasable PROM）。）。 在在EPROMEPROM芯片出廠時(shí)，它是未編程的。若芯片出廠時(shí)，它是未編程的。若EPROMEPROM中寫(xiě)入的信息有錯(cuò)或不需要時(shí)，可用兩中寫(xiě)入的信息有錯(cuò)或不需要時(shí)，可用兩種方法來(lái)擦除原存的信息。一種是利用專用的種方法來(lái)擦除原存的信息。一種是利用專用的紫外線燈對(duì)準(zhǔn)芯片上的石英窗口照射紫外線燈對(duì)準(zhǔn)芯片上的石英窗口照射10102020分分鐘，即可擦除原寫(xiě)入的信息，以恢復(fù)出廠的狀鐘，即可擦除原寫(xiě)入的信息，以恢復(fù)出廠的狀態(tài)，經(jīng)過(guò)照射后的態(tài)，經(jīng)過(guò)照射后

32、的EPROMEPROM，就可再寫(xiě)入信息。，就可再寫(xiě)入信息。寫(xiě)好信息的寫(xiě)好信息的EPROMEPROM為防止光線照射，常用遮光為防止光線照射，常用遮光紙貼于窗口上。這種方法只能把存儲(chǔ)的信息全紙貼于窗口上。這種方法只能把存儲(chǔ)的信息全部擦除后再重新寫(xiě)入，它不能只擦除個(gè)別單元部擦除后再重新寫(xiě)入，它不能只擦除個(gè)別單元或某幾位的信息，而且擦除的時(shí)間也很長(zhǎng)?；蚰硯孜坏男畔?，而且擦除的時(shí)間也很長(zhǎng)。 近幾年來(lái)，采用金屬氮氧化物近幾年來(lái)，采用金屬氮氧化物硅（硅（MNOSMNOS）工藝生產(chǎn)的）工藝生產(chǎn)的MNOSMNOS型型PROMPROM，它是，它是一種利用電來(lái)改寫(xiě)的可編程只讀存儲(chǔ)器，一種利用電來(lái)改寫(xiě)的可編程只讀存儲(chǔ)

33、器，即即EEPROMEEPROM，這種只讀存儲(chǔ)器能解決上述問(wèn)，這種只讀存儲(chǔ)器能解決上述問(wèn)題。但是，題。但是，EEPROMEEPROM有存取速度慢，完成改有存取速度慢，完成改寫(xiě)程序需要較復(fù)雜的設(shè)備等缺點(diǎn)，現(xiàn)在正寫(xiě)程序需要較復(fù)雜的設(shè)備等缺點(diǎn)，現(xiàn)在正在迅速發(fā)展高密度、高存取速度的在迅速發(fā)展高密度、高存取速度的EEPROMEEPROM技術(shù)。技術(shù)。5.4 5.4 存儲(chǔ)器的連接存儲(chǔ)器的連接 本章要解決兩個(gè)問(wèn)題：本章要解決兩個(gè)問(wèn)題： 一個(gè)是如何用容量較小、字長(zhǎng)較短的芯片，組成微一個(gè)是如何用容量較小、字長(zhǎng)較短的芯片，組成微機(jī)系統(tǒng)所需的存儲(chǔ)器；機(jī)系統(tǒng)所需的存儲(chǔ)器； 另一個(gè)是存儲(chǔ)器與的連接方法與應(yīng)注意的問(wèn)另一個(gè)是

34、存儲(chǔ)器與的連接方法與應(yīng)注意的問(wèn)題。題。一、存儲(chǔ)器芯片的擴(kuò)充一、存儲(chǔ)器芯片的擴(kuò)充（一）位數(shù)的擴(kuò)充（一）位數(shù)的擴(kuò)充 用位或位的存儲(chǔ)器芯片構(gòu)成位的存儲(chǔ)器，可采用位或位的存儲(chǔ)器芯片構(gòu)成位的存儲(chǔ)器，可采用位并聯(lián)的方法。例如，可以用片用位并聯(lián)的方法。例如，可以用片位的芯片組位的芯片組成容量為成容量為位的存儲(chǔ)器，如位的存儲(chǔ)器，如圖圖5.155.15所示。這時(shí)，各所示。這時(shí)，各芯片的數(shù)據(jù)線分別接到數(shù)據(jù)總線的各位，而地址線的相應(yīng)芯片的數(shù)據(jù)線分別接到數(shù)據(jù)總線的各位，而地址線的相應(yīng)位及各控制線，則并聯(lián)在一起。位及各控制線，則并聯(lián)在一起。圖圖5.165.16則是用片則是用片位的芯片，組成位的芯片，組成位的存儲(chǔ)器的情況

35、。這時(shí)，一位的存儲(chǔ)器的情況。這時(shí)，一片芯片的數(shù)據(jù)線接數(shù)據(jù)總線的低片芯片的數(shù)據(jù)線接數(shù)據(jù)總線的低4 4位，另一片芯片的數(shù)據(jù)線位，另一片芯片的數(shù)據(jù)線則接數(shù)據(jù)總線的高則接數(shù)據(jù)總線的高4 4位。而兩片芯片的地址線及控制線則分位。而兩片芯片的地址線及控制線則分別并聯(lián)在一起。別并聯(lián)在一起。 例：例：圖圖5.185.18是用是用4 4片片16K16K8 8位的存儲(chǔ)器芯片（或是經(jīng)過(guò)位擴(kuò)充的芯片組）組位的存儲(chǔ)器芯片（或是經(jīng)過(guò)位擴(kuò)充的芯片組）組成成64K64K8 8位存儲(chǔ)器連接線路。位存儲(chǔ)器連接線路。16K16K存儲(chǔ)器芯片的地址為存儲(chǔ)器芯片的地址為1414位，而位，而64K64K存儲(chǔ)器的地址存儲(chǔ)器的地址碼應(yīng)有碼應(yīng)有

36、1616位。連接時(shí)，各芯片的位。連接時(shí)，各芯片的1414位地址線可直接接地址總線的位地址線可直接接地址總線的A0A0A13A13，而，而地址總線的地址總線的A15A15，A14A14則接到則接到2-42-4譯碼器的輸入端，其輸出端譯碼器的輸入端，其輸出端4 4根選擇線分別接到根選擇線分別接到4 4片芯片的片選片芯片的片選CSCS端。端。 （二）地址的擴(kuò)充（二）地址的擴(kuò)充 當(dāng)擴(kuò)充存儲(chǔ)容量時(shí)，采用地址串聯(lián)的方法。這時(shí)，要用到當(dāng)擴(kuò)充存儲(chǔ)容量時(shí)，采用地址串聯(lián)的方法。這時(shí)，要用到地址譯碼電路，以地址譯碼電路，以其輸入的地址碼來(lái)區(qū)分高位地址其輸入的地址碼來(lái)區(qū)分高位地址，而以其輸出端的控制線來(lái)對(duì)具有相同低位

37、地址，而以其輸出端的控制線來(lái)對(duì)具有相同低位地址的幾片存儲(chǔ)器芯片進(jìn)行片選。的幾片存儲(chǔ)器芯片進(jìn)行片選。 地址譯碼電路是一種可以將地址碼翻譯成相應(yīng)控制信號(hào)的電路。有地址譯碼電路是一種可以將地址碼翻譯成相應(yīng)控制信號(hào)的電路。有2-42-4譯碼譯碼器，器，3-83-8譯碼器等。例如譯碼器等。例如圖圖5.175.17是一個(gè)是一個(gè)2-42-4譯碼器，輸入端為譯碼器，輸入端為A0A0、A1A1位地址碼，輸位地址碼，輸出為出為4 4根控制線，對(duì)應(yīng)于地址碼的根控制線，對(duì)應(yīng)于地址碼的4 4種狀態(tài)，不論地址碼種狀態(tài)，不論地址碼A0A0、A1A1為何值，輸出總是為何值，輸出總是只有一根線處于有效狀態(tài)，如邏輯關(guān)系表中所示，

38、輸出以低電平為有效。只有一根線處于有效狀態(tài)，如邏輯關(guān)系表中所示，輸出以低電平為有效。圖 5.17 2-4譯碼器 2-4譯碼器GBY0Y1Y2Y3A 因此，在任一地址碼時(shí)，僅有一片芯片處于被選中的因此，在任一地址碼時(shí)，僅有一片芯片處于被選中的工作狀態(tài)，各芯片的取址范圍如表工作狀態(tài)，各芯片的取址范圍如表5.5.所示。所示。 在第在第3 3章中，對(duì)章中，對(duì)80868086最小方式與最大方式的典型最小方式與最大方式的典型系統(tǒng)結(jié)構(gòu)以及系統(tǒng)結(jié)構(gòu)以及80868086存儲(chǔ)器高低位庫(kù)的連接，曾作過(guò)存儲(chǔ)器高低位庫(kù)的連接，曾作過(guò)一些概略的介紹。這里，將結(jié)合存儲(chǔ)器的分類及其一些概略的介紹。這里，將結(jié)合存儲(chǔ)器的分類及其

39、與與8086 CPU8086 CPU的具體連接給予較詳細(xì)的說(shuō)明。圖的具體連接給予較詳細(xì)的說(shuō)明。圖5.195.19兩片兩片27322732組成組成4K4K字程序存儲(chǔ)器字程序存儲(chǔ)器二、存儲(chǔ)器與二、存儲(chǔ)器與CPUCPU的連接的連接 1.1.只讀存儲(chǔ)器與只讀存儲(chǔ)器與8086CPU8086CPU的連接的連接 ROM ROM、PROMPROM或或EPROMEPROM芯片都可以與芯片都可以與80868086系統(tǒng)總線連接，實(shí)現(xiàn)系統(tǒng)總線連接，實(shí)現(xiàn)程序存儲(chǔ)器。例如，程序存儲(chǔ)器。例如，27162716、27322732、27642764和和2712827128這一類這一類EPROMEPROM芯芯片，由于它們屬于以片

40、，由于它們屬于以1 1字節(jié)寬度輸出組織的，因此，在連接到字節(jié)寬度輸出組織的，因此，在連接到80868086系統(tǒng)時(shí)，為了存儲(chǔ)系統(tǒng)時(shí)，為了存儲(chǔ)1616位指令字，要使用兩片這類芯片并聯(lián)位指令字，要使用兩片這類芯片并聯(lián)組成一組。圖組成一組。圖5.195.19給出了給出了兩片兩片2732 EPROM2732 EPROM與與80868086系系統(tǒng)總線的連接示意圖。該統(tǒng)總線的連接示意圖。該存儲(chǔ)器子系統(tǒng)提供了存儲(chǔ)器子系統(tǒng)提供了4K4K字字的程序存儲(chǔ)器的程序存儲(chǔ)器( (即存放指令即存放指令代碼的只讀存儲(chǔ)器代碼的只讀存儲(chǔ)器) )。2.2.靜態(tài)靜態(tài)RAMRAM與與8086CPU8086CPU芯片的連接芯片的連接 一

41、般，當(dāng)微機(jī)系統(tǒng)的存儲(chǔ)器容量少于一般，當(dāng)微機(jī)系統(tǒng)的存儲(chǔ)器容量少于16K16K字時(shí)，宜采用靜態(tài)字時(shí)，宜采用靜態(tài)RAMRAM芯片，因?yàn)榇蠖鄶?shù)動(dòng)態(tài)芯片，因?yàn)榇蠖鄶?shù)動(dòng)態(tài)RAMRAM芯片都是以芯片都是以16K16K1 1位或位或64K64K1 1位位來(lái)組織的，并且，動(dòng)態(tài)來(lái)組織的，并且，動(dòng)態(tài)RAMRAM芯片還要求動(dòng)態(tài)刷新電路，這種附芯片還要求動(dòng)態(tài)刷新電路，這種附加的支持電路會(huì)增加存儲(chǔ)器的成本。加的支持電路會(huì)增加存儲(chǔ)器的成本。8086 CPU8086 CPU無(wú)論是在最小方無(wú)論是在最小方式或最大方式下，都可以尋址式或最大方式下，都可以尋址1MB1MB的存儲(chǔ)單元，的存儲(chǔ)單元，存儲(chǔ)器均按字存儲(chǔ)器均按字節(jié)編址節(jié)編址。

42、圖。圖5.205.20給出給出了了2K2K字的讀寫(xiě)存儲(chǔ)器字的讀寫(xiě)存儲(chǔ)器子系統(tǒng)。存儲(chǔ)器芯片子系統(tǒng)。存儲(chǔ)器芯片選用靜態(tài)選用靜態(tài)RAM RAM 6116(2K6116(2K8 8位位) )。 3.EPROM 3.EPROM、靜態(tài)、靜態(tài)RAMRAM與與8086CPU8086CPU連接的實(shí)例連接的實(shí)例 圖圖5.215.21給出了給出了8086CPU8086CPU組成的單處理器系統(tǒng)的典型結(jié)構(gòu)。圖中，組成的單處理器系統(tǒng)的典型結(jié)構(gòu)。圖中，80868086接成最小工作方式（接成最小工作方式（MN/MXMN/MX引腳置邏輯高電平）。當(dāng)機(jī)器復(fù)位引腳置邏輯高電平）。當(dāng)機(jī)器復(fù)位時(shí)，時(shí)，80868086將執(zhí)行將執(zhí)行FFF

43、F0HFFFF0H單元的指令。單元的指令。 p67 p676868中關(guān)于奇數(shù)庫(kù)和偶數(shù)庫(kù)的敘述中關(guān)于奇數(shù)庫(kù)和偶數(shù)庫(kù)的敘述; ; 三、存儲(chǔ)器與三、存儲(chǔ)器與CPUCPU連接應(yīng)該注意的一些問(wèn)題連接應(yīng)該注意的一些問(wèn)題 存儲(chǔ)器與存儲(chǔ)器與CPUCPU連接時(shí)，原則上可將存儲(chǔ)器的連接時(shí)，原則上可將存儲(chǔ)器的地址線、數(shù)據(jù)線與控制信號(hào)線分別接到地址線、數(shù)據(jù)線與控制信號(hào)線分別接到CPUCPU的地的地址總線、數(shù)據(jù)總線和控制總線上去。但在實(shí)用址總線、數(shù)據(jù)總線和控制總線上去。但在實(shí)用中，有些問(wèn)題必須加以考慮。中，有些問(wèn)題必須加以考慮。（一）（一）CPU外部總線的負(fù)載能力外部總線的負(fù)載能力 CPU CPU外部總線的負(fù)載能力，即

44、能帶一個(gè)標(biāo)準(zhǔn)外部總線的負(fù)載能力，即能帶一個(gè)標(biāo)準(zhǔn)的的TTLTTL負(fù)載。對(duì)于負(fù)載。對(duì)于MOSMOS存儲(chǔ)器來(lái)說(shuō)，它的直流負(fù)存儲(chǔ)器來(lái)說(shuō)，它的直流負(fù)載很小，主要是電容負(fù)載，故在小系統(tǒng)中，載很小，主要是電容負(fù)載，故在小系統(tǒng)中，CPUCPU可以與存儲(chǔ)器直接相連。而在較大的存儲(chǔ)系統(tǒng)可以與存儲(chǔ)器直接相連。而在較大的存儲(chǔ)系統(tǒng)中，連接的存儲(chǔ)器芯片片數(shù)較多，就會(huì)造成總中，連接的存儲(chǔ)器芯片片數(shù)較多，就會(huì)造成總線過(guò)載，故應(yīng)增加總線的驅(qū)動(dòng)能力。通常采用線過(guò)載，故應(yīng)增加總線的驅(qū)動(dòng)能力。通常采用加緩沖器或總線驅(qū)動(dòng)器等方法來(lái)實(shí)現(xiàn)。加緩沖器或總線驅(qū)動(dòng)器等方法來(lái)實(shí)現(xiàn)。（二）各種信號(hào)線的配合與連接（二）各種信號(hào)線的配合與連接 通常，由

45、于通常，由于CPUCPU的各種信號(hào)要求與存儲(chǔ)器的各種信號(hào)要的各種信號(hào)要求與存儲(chǔ)器的各種信號(hào)要求有所不同，往往要配合以必要的輔助電路。求有所不同，往往要配合以必要的輔助電路。數(shù)據(jù)線：數(shù)據(jù)傳送一般是雙向的。存儲(chǔ)器芯片的數(shù)據(jù)線有數(shù)據(jù)線：數(shù)據(jù)傳送一般是雙向的。存儲(chǔ)器芯片的數(shù)據(jù)線有輸入輸出共用的和分開(kāi)的數(shù)據(jù)線的連接兩種結(jié)構(gòu)。對(duì)于共輸入輸出共用的和分開(kāi)的數(shù)據(jù)線的連接兩種結(jié)構(gòu)。對(duì)于共用的數(shù)據(jù)線，由于芯片內(nèi)部有三態(tài)驅(qū)動(dòng)器，故它可以直接用的數(shù)據(jù)線，由于芯片內(nèi)部有三態(tài)驅(qū)動(dòng)器，故它可以直接與與CPUCPU數(shù)據(jù)總線連接。而輸入線與輸出線分開(kāi)的芯片，則要數(shù)據(jù)總線連接。而輸入線與輸出線分開(kāi)的芯片，則要外加三態(tài)門(mén)，才能與外

46、加三態(tài)門(mén)，才能與CPUCPU數(shù)據(jù)總線相連數(shù)據(jù)總線相連, ,如圖如圖5.225.22所示：所示： 地址線：存儲(chǔ)器的地址線一般可以直接接到地址線：存儲(chǔ)器的地址線一般可以直接接到CPUCPU的地址的地址總線。而大容量的動(dòng)態(tài)總線。而大容量的動(dòng)態(tài)RAMRAM，為了減少引線的數(shù)目，往往，為了減少引線的數(shù)目，往往采用分時(shí)輸入的方式，這時(shí)，需在采用分時(shí)輸入的方式，這時(shí)，需在CPUCPU與存儲(chǔ)器芯片之間與存儲(chǔ)器芯片之間加上多路轉(zhuǎn)換開(kāi)關(guān)，用加上多路轉(zhuǎn)換開(kāi)關(guān)，用CASCAS與與RASRAS分別將地址的高位與低分別將地址的高位與低位送入存儲(chǔ)器。位送入存儲(chǔ)器。 控制線：控制線：CPUCPU通過(guò)控制線送出命令，以控制存儲(chǔ)

47、器的讀通過(guò)控制線送出命令，以控制存儲(chǔ)器的讀寫(xiě)操作，以及送出片選信號(hào)、定時(shí)信號(hào)等。寫(xiě)操作，以及送出片選信號(hào)、定時(shí)信號(hào)等。（三）（三）CPUCPU的時(shí)序與存儲(chǔ)器的存儲(chǔ)速度之間的匹配的時(shí)序與存儲(chǔ)器的存儲(chǔ)速度之間的匹配 CPUCPU在取指和存儲(chǔ)器讀、寫(xiě)操作時(shí)，其時(shí)序是固定的，在取指和存儲(chǔ)器讀、寫(xiě)操作時(shí)，其時(shí)序是固定的，由此來(lái)選擇存儲(chǔ)器的存取速度。對(duì)速度較慢的存儲(chǔ)器，由此來(lái)選擇存儲(chǔ)器的存取速度。對(duì)速度較慢的存儲(chǔ)器，需要增加等待周期需要增加等待周期w w，以滿足快速，以滿足快速CPUCPU的要求。的要求。（四）存儲(chǔ)器的地址分配及片選信號(hào)的產(chǎn)生（四）存儲(chǔ)器的地址分配及片選信號(hào)的產(chǎn)生 內(nèi)存包括內(nèi)存包括RAMR

48、AM和和ROMROM兩大部分，而兩大部分，而RAMRAM又分為系統(tǒng)又分為系統(tǒng)區(qū)（即監(jiān)控程序或操作系統(tǒng)占用的內(nèi)存區(qū)域）和用戶區(qū)（即監(jiān)控程序或操作系統(tǒng)占用的內(nèi)存區(qū)域）和用戶區(qū)，因而，要合理地分配內(nèi)存地址空間。區(qū)，因而，要合理地分配內(nèi)存地址空間。此外，由于目前生產(chǎn)的存儲(chǔ)器芯片，其單片的存此外，由于目前生產(chǎn)的存儲(chǔ)器芯片，其單片的存儲(chǔ)容量有限，需要若干片存儲(chǔ)器芯片才能組成一個(gè)存儲(chǔ)容量有限，需要若干片存儲(chǔ)器芯片才能組成一個(gè)存儲(chǔ)器，故要求正確解決芯片的片選信號(hào)。儲(chǔ)器，故要求正確解決芯片的片選信號(hào)。 4. 4.虛擬通道存儲(chǔ)器：虛擬通道存儲(chǔ)器：VCMVCM（Virtual Channel MemoryVirtual Channel Memory） VCM VCM由由NECNEC公司開(kāi)發(fā)，是一種新興的公司開(kāi)發(fā)，是一種新興的“緩沖緩沖DRAM”DRAM”，該技術(shù)將在大容量該技術(shù)將在大容量SDRAMSDRAM中采用。它集成了所謂的中采用。它集成了所謂的“通道通道緩沖緩沖”，由高速寄存器進(jìn)行配置和控制。在實(shí)現(xiàn)高速數(shù)，由高速寄存器進(jìn)行配置和控制。在實(shí)現(xiàn)高速數(shù)據(jù)傳輸（即據(jù)傳輸（即“帶寬帶寬”增大）的同時(shí)，增大）的同時(shí)，VCMVCM還維持著與傳統(tǒng)還維持著與傳統(tǒng)SDRAMSDRAM的高度兼容性，所以通常也把的高度兼容性，所以通常也把VCMVCM內(nèi)存稱為內(nèi)存稱為VCM VCM SDRAMSDRAM。在設(shè)計(jì)上，