基于EDA與VHDL語言的8位數(shù)字頻率計(jì)的課程設(shè)計(jì)報(bào)告

1、湖南人文科技學(xué)院課程設(shè)計(jì)報(bào)告課程名稱： VHDL語言與EDA課程設(shè)計(jì)設(shè)計(jì)題目： 數(shù)字頻率計(jì)的設(shè)計(jì) 系 別： 物理與電子信息系 專 業(yè)： 電子信息工程 班 級： 11級電信三班 學(xué)生姓名: 唐 凱 李海標(biāo) 學(xué) 號: 11409310 11409321 起止日期: 2014年6月3日 2014年6月13日 指導(dǎo)教師: 姚 毅 成繼中 教研室主任： 候周國 摘 要數(shù)字頻率計(jì)是直接用十進(jìn)制數(shù)字來顯示被測信號頻率的一種測量裝置。它不僅可以測量正弦波、方波、三角波、尖脈沖信號和其他具有周期特性的信號的頻率，而且還可以測量它們的周期。經(jīng)過改裝，可以測量脈沖寬度，做成數(shù)字式脈寬測量儀；可以測量電容做成數(shù)字式電

2、容測量儀；在電路中增加傳感器，還可以做成數(shù)字脈搏儀、計(jì)價(jià)器等。因此數(shù)字頻率計(jì)在測量物理量方面應(yīng)用廣泛。本設(shè)計(jì)用VHDL在CPLD器件上實(shí)現(xiàn)數(shù)字頻率計(jì)測頻系統(tǒng)，能夠用十進(jìn)制數(shù)碼顯示被測信號的頻率，能夠測量正弦波、方波和三角波等信號的頻率，而且還能對其他多種物理量進(jìn)行測量。具有體積小、可靠性高、功耗低的特點(diǎn)。數(shù)字頻率計(jì)是計(jì)算機(jī)、通訊設(shè)備、音頻視頻等科研生產(chǎn)領(lǐng)域不可缺少的測量儀器。采用VDHL編程設(shè)計(jì)實(shí)現(xiàn)的數(shù)字頻率計(jì)，除被測信號的整形部分、鍵輸入部分和數(shù)碼顯示部分以外，其余全部在一片F(xiàn)PGA芯片上實(shí)現(xiàn)，整個(gè)系統(tǒng)非常精簡，而且具有靈活的現(xiàn)場可更改性。在不更改硬件電路的基礎(chǔ)上，對系統(tǒng)進(jìn)行各種改進(jìn)還可以進(jìn)

3、一步提高系統(tǒng)的性能。該數(shù)字頻率計(jì)具有高速、精確、可靠、抗干擾性強(qiáng)和現(xiàn)場可編程等優(yōu)點(diǎn)。關(guān)鍵字：FPGA芯片、VHDL語言、數(shù)字頻率計(jì)、數(shù)字頻率計(jì)原理圖、Max+plusII軟件、EDA技術(shù)目 錄1、方案論證與對比12、技術(shù)性能指標(biāo)13、頻率計(jì)的設(shè)計(jì)原理23.1、頻率計(jì)測量頻率的設(shè)計(jì)原理23.1.1、頻率計(jì)測量頻率的原理23.1.2、頻率計(jì)測量頻率的原理圖23.2、頻率計(jì)測量周期的原理23.2.1、頻率計(jì)測量周期的原理23.2.2、頻率計(jì)測量周期的原理圖34、頻率計(jì)測量頻率的層次化設(shè)計(jì)方案34.1、8位十進(jìn)制計(jì)數(shù)器模塊34.1.1、十進(jìn)制計(jì)數(shù)器元件的設(shè)計(jì)44.1.2、8位十進(jìn)制計(jì)數(shù)器的頂層設(shè)計(jì)54

4、.2、控制模塊設(shè)計(jì)65、頻率計(jì)測量頻率的頂層設(shè)計(jì)和仿真106、總結(jié)與致謝116.1、總結(jié)116.2、致謝11附錄、管腳配置12參考文獻(xiàn)12數(shù)字頻率計(jì)的設(shè)計(jì)1、方案論證與對比數(shù)字式頻率計(jì)的測量原理有兩類：一是直接測頻法，即在一定閘門時(shí)間內(nèi)測量被測信號的脈沖個(gè)數(shù)；二是間接測頻法即測周期法，如周期測頻法。直接測頻法適用于高頻信號的頻率測量，通常采用計(jì)數(shù)器、數(shù)據(jù)鎖存器及控制電路實(shí)現(xiàn)，并通過改變計(jì)數(shù)器閥門的時(shí)間長短在達(dá)到不同的測量精度；間接測頻法適用于低頻信號的頻率測量。本設(shè)計(jì)中使用的就是直接測頻法，即用計(jì)數(shù)器在計(jì)算1s內(nèi)輸入信號周期的個(gè)數(shù)。本頻率計(jì)設(shè)計(jì)測量頻率的基本原理是，首先讓被測信號與標(biāo)準(zhǔn)信號一起

5、通過一個(gè)閘門，然后用計(jì)數(shù)器計(jì)數(shù)信號脈沖的個(gè)數(shù)，把標(biāo)準(zhǔn)時(shí)間內(nèi)的計(jì)數(shù)的結(jié)果，用鎖存器鎖存起來，最后用顯示譯碼器，把鎖存的結(jié)果用LED數(shù)碼顯示管顯示出來。 根據(jù)數(shù)字頻率計(jì)的基本原理，本文設(shè)計(jì)方案的基本思想是分為五個(gè)模塊來實(shí)現(xiàn)其功能，即整個(gè)數(shù)字頻率計(jì)系統(tǒng)分為分頻模塊、控制模塊、計(jì)數(shù)模塊、譯碼模塊和量程自動(dòng)切換模塊等幾個(gè)單元，并且分別用VHDL對其進(jìn)行編程，實(shí)現(xiàn)了閘門控制信號、計(jì)數(shù)電路、鎖存電路、顯示電路等。2、技術(shù)性能指標(biāo)1）能夠測量正弦波、三角波、鋸齒波、矩形波等周期性信號的頻率；2）能直接用十進(jìn)制數(shù)字顯示測得的頻率；3）頻率測量范圍：1HZ10MHZ；4）輸入信號幅度范圍為0.55V，要求一起自動(dòng)

6、適應(yīng)；5）測量時(shí)間：T=1.5s；6）用CPLD/FPGA可編程邏輯器件實(shí)現(xiàn)；3、頻率計(jì)的設(shè)計(jì)原理3.1、頻率計(jì)測量頻率的設(shè)計(jì)原理3.1.1、頻率計(jì)測量頻率的原理頻率計(jì)測量頻率需要設(shè)計(jì)整形電路使被測周期性信號整形成脈沖，然后設(shè)計(jì)計(jì)數(shù)器對整形后的脈沖在單位時(shí)間內(nèi)重復(fù)變化的次數(shù)進(jìn)行計(jì)數(shù)，計(jì)數(shù)器計(jì)出的數(shù)字經(jīng)鎖存器鎖存后送往譯碼驅(qū)動(dòng)顯示電路用數(shù)碼管將數(shù)字顯示出來，需要設(shè)計(jì)控制電路產(chǎn)生允許計(jì)數(shù)的門閘信號、計(jì)數(shù)器的清零信號和鎖存器的鎖存信號使電路正常工作，再設(shè)計(jì)一個(gè)量程自動(dòng)轉(zhuǎn)換電路使測量范圍更廣。3.1.2、頻率計(jì)測量頻率的原理圖頻率計(jì)測量頻率的原理圖如下：脈沖形成模 塊計(jì)數(shù)模塊譯碼顯示模塊控制模 塊量程

7、自動(dòng)切換模塊分頻模 塊鎖存信號清零使能被測信號基準(zhǔn)信號圖 1 頻率計(jì)測量頻率的原理圖3.2、頻率計(jì)測量周期的原理3.2.1、頻率計(jì)測量周期的原理頻率計(jì)測量周期需要設(shè)計(jì)整形電路使被測周期性信號整形成脈沖，然后設(shè)計(jì)計(jì)數(shù)器對基準(zhǔn)信號在被測信號一個(gè)周期內(nèi)重復(fù)變化的次數(shù)進(jìn)行計(jì)數(shù)，計(jì)數(shù)器計(jì)出的數(shù)字經(jīng)鎖存器鎖存后送往譯碼驅(qū)動(dòng)顯示電路用數(shù)碼管將數(shù)字顯示出來，需要設(shè)計(jì)控制電路產(chǎn)生允許計(jì)數(shù)的使能信號、計(jì)數(shù)器的清零信號和鎖存器的鎖存信號使電路正常工作，再設(shè)計(jì)一個(gè)量程自動(dòng)轉(zhuǎn)換電路使測量范圍更廣。3.2.2、頻率計(jì)測量周期的原理圖頻率計(jì)測量周期的原理圖如下：脈沖形成模塊計(jì)數(shù)模塊譯碼模塊控制模塊分頻模塊量程切換模塊被測信

8、號鎖存清零使能基準(zhǔn)信號圖 2頻率計(jì)測量周期的原理圖4、頻率計(jì)測量頻率的層次化設(shè)計(jì)方案4.1、8位十進(jìn)制計(jì)數(shù)器模塊8位十進(jìn)制計(jì)數(shù)器模塊包含8個(gè)級聯(lián)十進(jìn)制計(jì)數(shù)器，用來對施加到時(shí)鐘脈沖輸入端的待測信號產(chǎn)生的脈沖進(jìn)行計(jì)數(shù)，十進(jìn)制計(jì)數(shù)器具有集束使能、清零控制和進(jìn)位擴(kuò)展輸出的功能。使能信號和清零信號由閘門控制模塊的控制信號發(fā)生器所產(chǎn)生來對8個(gè)級聯(lián)十進(jìn)制計(jì)數(shù)器周期性的計(jì)數(shù)進(jìn)行控制。4.1.1、十進(jìn)制計(jì)數(shù)器元件的設(shè)計(jì)十進(jìn)制計(jì)數(shù)器的程序如下：程序 1十進(jìn)制計(jì)數(shù)器的程序在源程序中COUT是計(jì)數(shù)器進(jìn)位輸出；DOUT3.0是計(jì)數(shù)器的狀態(tài)輸出；CLK是始終輸入端；RST是復(fù)位控制輸入端，當(dāng)RST=0時(shí)，DOUT3.0=

9、0；EN是使能控制輸入端，當(dāng)EN=1時(shí)，計(jì)數(shù)器計(jì)數(shù)，當(dāng)EN=0時(shí)，計(jì)數(shù)器保持狀態(tài)不變。編譯成功后進(jìn)行仿真，其仿真波形如圖3所示。圖 3十進(jìn)制計(jì)數(shù)器的仿真波形圖在項(xiàng)目編譯仿真成功后，將設(shè)計(jì)的十進(jìn)制計(jì)數(shù)器電路設(shè)置成可調(diào)用的元件CNT10.sym，用于以下的頂層設(shè)計(jì)，如圖4所示。圖 4十進(jìn)制計(jì)數(shù)器元件CNT10.sym4.1.2、8位十進(jìn)制計(jì)數(shù)器的頂層設(shè)計(jì)新建一個(gè)原理圖編輯窗，從當(dāng)前的工程目錄中凋出8個(gè)十進(jìn)制計(jì)數(shù)器元件CNT10.sym，并按如圖5所示的8位十進(jìn)制計(jì)數(shù)器的頂層原理圖完成電路連接。圖 5 8位十進(jìn)制計(jì)數(shù)器的頂層原理圖將以上設(shè)計(jì)的8位十進(jìn)制計(jì)數(shù)器設(shè)置成可調(diào)用的元件8_CNT10.sym，

10、以備高層設(shè)計(jì)中使用，其元件符號圖如圖6所示。圖 6 8位十進(jìn)制計(jì)數(shù)器元件8_CNT10.sym4.2、控制模塊設(shè)計(jì)頻率計(jì)電路工作時(shí)先要產(chǎn)生一個(gè)計(jì)數(shù)允許信號（即閘門信號），閘門信號的寬度為單位時(shí)間，如1S。在閘門信號有效時(shí)間內(nèi)，對被測信號計(jì)數(shù)，即為信號的頻率。該頻率計(jì)電路的精度取決于閘門信號T。本設(shè)計(jì)中選取的基準(zhǔn)信號頻率為750KHz，為了得到1s高電平的周期性閘門信號，本設(shè)計(jì)采用對頻率為750KHz基準(zhǔn)信號先進(jìn)行75分頻，再進(jìn)行3個(gè)10分頻，最后進(jìn)行11分頻，再用非門對分頻出的信號進(jìn)行取非變換，這樣得到的門閘信號高電平為1秒鐘。1）75進(jìn)制計(jì)數(shù)器的程序如下：程序 2 75進(jìn)制計(jì)數(shù)器的程序編譯成

11、功后生成元件CNT75.sym如圖7所示。圖 7 75進(jìn)制計(jì)數(shù)器元件圖CNT75.sym將生成的75進(jìn)制計(jì)數(shù)器、10進(jìn)制計(jì)數(shù)器和非門連接來得到1S高電平門閘信號，如圖8所示：圖 8 由10、75進(jìn)制計(jì)數(shù)器和非門連接得到門閘信號將其電路圖進(jìn)行仿真，其仿真波形如圖9所示：圖 9 電路仿真圖對照其仿真波形，其輸出門閘信號高電平為1S，符合設(shè)計(jì)，將其電路生成如下元件圖，以便頂層調(diào)用。如圖10所示。圖10 750KHz元件圖2）控制信號發(fā)生器模塊該模塊主要根據(jù)輸入高電平的1S閘門信號，產(chǎn)生計(jì)數(shù)允許信號EN，該信號的高電平的持續(xù)時(shí)間即計(jì)數(shù)允許時(shí)間，與輸入的門閘控制時(shí)鐘脈沖周期相同；產(chǎn)生清零信號RST，在計(jì)

12、數(shù)使能前對計(jì)數(shù)器先清零；產(chǎn)生存儲信號LOAD，在計(jì)數(shù)結(jié)束后，利用上升沿把最新的頻率測量值保存在顯示寄存器中。為了產(chǎn)生清零信號RST，使能信EN和存儲信號LOAD。不失一般性，控制信號發(fā)生器用74161構(gòu)成4分頻計(jì)數(shù)器，用一個(gè)與非門，一個(gè)或非門和一個(gè)異或門實(shí)現(xiàn)3種譯碼狀態(tài)，與閘門模塊如圖11所示連接。圖 11控制信號發(fā)生器模塊連接圖編譯成功后進(jìn)行仿真，其仿真波形如圖12所示。圖 12控制信號發(fā)生器模塊仿真波形圖該功能正確無誤后生成的元件符號圖如圖13所示。圖 13 750KHz控制模塊元件圖5、頻率計(jì)測量頻率的頂層設(shè)計(jì)和仿真在成功完成底層單元電路模塊設(shè)計(jì)仿真后，可根據(jù)第3章的測頻原理圖，把上面的

13、各個(gè)模塊按照圖14連接起來。圖 14頻率計(jì)主體電路頂層原理圖對上面的測頻總電路圖進(jìn)行仿真，其波形圖如圖15。圖 15頻率計(jì)主體電路仿真波形圖其仿真波形正確無誤。6、總結(jié)與致謝6.1、總結(jié)經(jīng)過兩個(gè)星期的EDA課程設(shè)計(jì)及學(xué)習(xí)，從對EDA的操縱界面的完全陌生到現(xiàn)在的基本熟練操縱，我收獲的不僅僅是知道了MAX+PLUS軟件的使用方法，更重要的收獲是通過兩周的思考、分析、發(fā)問、設(shè)計(jì)、修正、動(dòng)手連實(shí)驗(yàn)從而真正的體會到了數(shù)字電路各個(gè)項(xiàng)目功能的奧妙所在。剛拿到題目時(shí)的不知從何下手，和自己題目相近的同學(xué)討論對策，不停反復(fù)的看書查資料，尋求幫助，實(shí)際電路的連接與測試，每個(gè)過程都是設(shè)計(jì)的關(guān)鍵所在。程序的設(shè)計(jì)，能夠很

14、大程度的改善電路的性能，并且能夠簡化電路圖的連接。通過此次課程設(shè)計(jì)的學(xué)習(xí)，使我感受最深的是實(shí)踐與理論的相結(jié)合，也是對我們以前學(xué)的知識的總結(jié)和概括，使得我們在設(shè)計(jì)的過程中體會到了EDA的重要性，體會到了我們所學(xué)的知識的用途和方向。我們在用電腦設(shè)計(jì)的過程中也是體會到了各個(gè)程序模塊的使用方法。使我們更熟練的掌握到了這個(gè)軟件和編程。這次課程設(shè)計(jì)使我知道了不管做什么事情都要認(rèn)真努力，在編程和下載調(diào)試時(shí)要仔細(xì)，這是實(shí)驗(yàn)成功的關(guān)鍵，在這點(diǎn)上我是深有體會的。最后在老師的指導(dǎo)下成功的完成了。6.2、致謝在課程設(shè)計(jì)完成之際，首先要向我的指導(dǎo)老師姚毅老師表示衷心的感謝和誠摯的敬意。本課程設(shè)計(jì)的制作過程是在姚毅老師的指導(dǎo)下進(jìn)行的。由于本人水平有限，在做課程設(shè)計(jì)的過程中，老師給予我很多的指導(dǎo)并提出了許多的寶貴意見，對我的一些看法以及錯(cuò)誤的觀點(diǎn)予以及時(shí)糾正。使我在完成設(shè)計(jì)的同時(shí)，對學(xué)習(xí)的專業(yè)基礎(chǔ)知識做了一次系統(tǒng)的復(fù)習(xí)總結(jié)，并且對相關(guān)的學(xué)科有了一定的了解和認(rèn)識，獲益非淺。我從老